[发明专利]一种基于FPGA的小波分解变换系统及实现方法

摘要

本发明涉及一种基于FPGA的小波分解变换系统，包括信号数据选择模块、地址信号生成模块、信号数据存储模块、滤波器组模块、工作时钟变换模块、小波分解系数存储模块。本发明还涉及一种基于FPGA的小波分解变换的实现方法，包括如下步骤信号数据选择步骤，地址信号生成步骤，滤波器组滤波步骤，工作时钟变换步骤，小波分解系数存储步骤。本发明的优点在于本发明的小波分解变换系统，在硬件上可以实现三层小波分解变换；本发明的小波分解变换系统，计算精度高；本发明的小波分解变换系统，采用了循环方法，只使用了一组滤波器组，降低了硬件上逻辑元件的数量。

主权项

一种基于FPGA的小波分解变换系统，特征在于，该系统包括：信号数据选择模块，用于确定需要变换的信号数据，判断小波分解变换次数，根据现实需求输出原始信号数据或是上一次变换后的系数数据，信号数据选择模块与信号数据存储模块的输入端相连，同时与小波分解系数存储模块的输出端相连；地址信号生成模块，用于产生读写数据的地址信号，判断读写信号值，根据需求产生读写数据地址，地址信号生成模块与信号数据存储模块的输入端相连；信号数据存储模块，用于存储和读取需要进行滤波处理的数据，判断读写信号值，根据需要存储和读取数据，信号数据存储模块与滤波器组模块的输入端相连，同时与信号数据选择模块和地址信号生成模块的输出端相连；滤波器组模块，用于对需要滤波的信号进行滤波，滤波器组模块与小波分解系数存储模块的输入端相连，同时与信号数据存储模块的输出端相连；工作时钟变换模块，用于对工作时钟进行频率变换，工作时钟变换模块与小波分解系数存储模块的输入端相连；小波分解系数存储模块，用于存储和读取进行过下采样后的数据，小波分解系数存储模块与信号数据选择模块的输入端相连，同时与滤波器组模块和工作时钟变换模块的输出端相连。