[发明专利]半导体器件有效
| 申请号： | 201711318414.9 | 申请日： | 2017-12-12 |
| 公开（公告）号： | CN108512533B | 公开（公告）日： | 2022-06-28 |
| 发明（设计）人： | 金暎勋;洪德和 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H03K5/133 | 分类号： | H03K5/133;H03K5/135 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 郭放;许伟群 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件可以包括：第一电路，其适用于根据输入码信号的变化通过限制选通信号的触发时段来而产生限制选通信号；以及第二电路，其适用于基于限制选通信号来同步输入码信号，并且输出同步的输入码信号作为输出码信号。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1.一种半导体器件，其包括：第一电路，其适用于根据输入码信号的变化通过限制选通信号的触发时段来产生限制选通信号；以及第二电路，其适用于基于限制选通信号来同步输入码信号，并且输出同步的输入码信号作为输出码信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711318414.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 校准时钟信号的方法和系统-202310346167.2
- R·孔多雷利;M·A·卡拉诺;A·门德尔 - 意法半导体股份有限公司
- 2023-04-03 - 2023-10-17 - H03K5/133
- 本公开涉及校准时钟信号的方法和系统。根据一个实施例，一种方法包括：产生参考时钟信号的延迟副本集合，其中所述延迟副本集合中的延迟副本具有在时间上延迟了其间的相互时间延迟相应信号边沿；产生边沿检测信号集合，所述边沿检测信号包括指示所述延迟副本集合中的延迟副本的边沿与具有时钟周期的时钟信号的边沿的相应距离的边沿检测信号；基于所述边沿检测信号集合中的边沿检测信号来选择所述延迟副本集合中的延迟副本，所述延迟副本与所述时钟信号边沿的距离短于所述延迟副本集合中的任何其它延迟副本与所述时钟信号边沿的距离。
- 一种采样装置的延时触发方法及装置-202310786469.1
- 汪加宇;张正萍;郭中良;李晖;魏锋 - 重庆赛力斯新能源汽车设计院有限公司
- 2023-06-29 - 2023-09-22 - H03K5/133
- 本申请涉及信号处理技术领域，提供了一种采样装置的延时触发方法及装置。该方法包括：获取第一PWM信号的信号频率；根据信号频率确定与第一PWM信号时基同步的第二PWM信号；根据采样延时时长确定第二PWM信号的占空比；将第一PWM信号和第二PWM信号同时输出到采样装置，以使采样装置被第二PWM信号的边沿触发时执行采样动作。本申请通过设置与第一PWM信号时基同步、占空比对应采样延时时长的第二PWM信号触发采样装置执行采样动作，达到延时采样的效果，采样装置由硬件生成的第二PWM信号直接触发，不涉及软件中断，触发时刻更精准，且无需耗费运行资源。
- 一种漏极开路桥接电路-202310721295.0
- 杨围;汤岐;王鑫鑫;严华宁 - 无锡美科微电子技术有限公司
- 2023-06-16 - 2023-09-08 - H03K5/133
- 本申请实施例提供的漏极开路桥接电路，涉及半导体集成电路技术领域。该电路包括互为镜像的第一镜像电路与第二镜像电路。通过第一镜像电路(或第二镜像电路)的第一时钟延迟单元(或第二时钟延迟单元)与第一逻辑门单元(或第二逻辑门单元)对第二时序控制单元(或第一时序控制单元)进行控制，从而实现第二输入输出单元(或第一输入输出单元)的信号跟随第一输入输出单元(或第二输入输出单元)的信号变化而变化。本实施例提供的漏极开路桥接电路可以实现漏极信号间的直接传输，无需额外设置控制缓存电路，电路结构更加简单，信号传输的延迟更小。
- 一种信号延时装置-201811431343.8
- 白冰;黄志林;王全民 - 北京宏动科技股份有限公司
- 2018-11-28 - 2023-09-01 - H03K5/133
- 本发明公开了一种信号延时装置，包括依次相连的倍频模块、时钟分配模块、数模转换模块、模拟滤波模块、波形整形模块及分别与所述时钟分配模块和数模转换模块相连的控制模块；待延时信号送入倍频模块，波形整形模块输出延时信号。本发明能够解决传统延时线芯片不能兼顾细步进延时与大动态延时量的问题，同时可实现优良的延时精度指标与随机抖动指标，且电路复杂度低，具有较高的工程实用价值。
- 一种可编程长延迟电路-202310529240.X
- 毛洪卫;勇智强;贺泽斌;许宏劲 - 北京伽略电子股份有限公司
- 2023-05-11 - 2023-08-22 - H03K5/133
- 本发明提出了一种可编程长延迟电路，包括：振荡器模块，延迟模块，延迟信号选择模块，控制模块；其中，振荡器模块，用于根据控制模块的输出结果，决定是否输出用于表征开始或停止振荡的输出信号；延迟模块，与延迟信号选择模块连接，用于根据振荡器模块的输出信号进行延迟，将延迟结果发送到延迟信号选择模块；延迟信号选择模块，与延迟模块连接，用于根据外部延迟选择信号，选择延迟信号；控制模块，用于基于外部输入待延迟信号以及延迟信号选择模块生成的延迟信号，确定振荡器模块的开启或关闭条件。本发明可有效缓解现有技术中延迟电路尺寸面积大或功耗高的问题，同时加入可编程的延迟信号选择模块，可根据设计需求选择不同的延迟结果。
- 脉冲信号生成装置、方法和测试系统-202310574579.1
- 阮圣宽;杨建;任文君 - 杭州长川科技股份有限公司
- 2023-05-19 - 2023-08-18 - H03K5/133
- 本申请涉及一种脉冲信号生成装置、方法和测试系统，脉冲信号生成装置包括：波形生成模块，用于生成基本脉冲信号发送至信号延迟模块；延迟参数计算模块，用于生成延迟参数发送至信号延迟模块；信号延迟模块，连接波形生成模块和延迟参数计算模块，用于根据延迟参数对基本脉冲信号进行延时处理，得到至少两个的延时脉冲信号；逻辑组合模块，连接信号延迟模块，用于对延时脉冲信号进行逻辑组合，得到最终的脉冲信号。可根据实际需要产生不同脉宽的脉冲信号，提高了脉宽变化分辨率。
- 一种采样测试电路-202310381510.7
- 戴凯 - 长鑫存储技术有限公司
- 2023-04-11 - 2023-07-25 - H03K5/133
- 本公开涉及集成电路领域，公开了一种采样测试电路，包括：时钟信号处理电路和采样电路。其中，时钟信号处理电路，被配置为接收初始时钟信号和测试信号，根据测试信号，选择目标延时量，在初始时钟信号的基础上进行延时，得到采样时钟信号；采样电路，连接时钟信号处理电路，被配置为接收命令信号和采样时钟信号，根据采样时钟信号对命令信号进行采样和移位。本公开实施例能够提高采样的成功率，并使得命令信号能够更早地被采样后输出。
- 一种控制简单的全数字可编程延迟电路-202310384641.0
- 刘亚东;庄志青;胡红明 - 合肥灿芯科技有限公司
- 2023-04-12 - 2023-07-11 - H03K5/133
- 本发明公开了一种控制简单的全数字可编程延迟电路，属于延时电路技术领域，包含由多个延迟单元级联构成的延迟线，所述延迟单元是由四个异或门构成的可编程延时单元；本发明采用全数字电路实现延迟电路，只需要数字方式的布局布线，就可以移植到另外一个制程，只采用4个异或门搭建一个延迟单元，具有低功耗，面积小，方便控制等特点，控制电路采用独“0”编码，非常清晰，简单。可以广泛的应用于DDR，ONFI，eMMC，SDIO，PSRAM，QDR，RLDRAM物理层的电路设计之中。
- 带模式切换功能的宽范围时间延迟电路-201610890469.6
- 俞德军;陈远文;骆军;周乙伟;刘志刚 - 江阴元灵芯旷微电子技术有限公司
- 2016-10-12 - 2023-06-27 - H03K5/133
- 带模式切换功能的宽范围时间延迟电路，本发明涉及双模式延时电路技术领域，解决现有技术不能够进行精确地按需切换延时时间等技术问题。本发明主要包括基准信号模块，用于提供短延时脉冲触发；短延时模块，接收由基准信号模块输出的参考信号；长延时模块，其中包括振荡器和分频延时器；延时切换模块，接收由短延时模块输出的短延时信号；延时选择模块，同步接收由短延时模块输出的短延时信号、由长延时模块中振荡器通过分频延时器输出的长延时信号和由延时切换模块输出的同步切换信号，并通过同步切换信号选择地输出短延时输出信号或长延时输出信号。本发明用于延时电路设计。
- 25%占空比混合器的二阶非线性校正电路-202310301219.4
- 曹叶影;支禹杰 - 归芯科技（深圳）有限公司
- 2023-03-17 - 2023-06-23 - H03K5/133
- 本发明提供一种25％占空比混合器的二阶非线性校正电路，包括：第一混频电路；与差分信号源电连接，第一混频电路将差分信号混频为第一相位信号；第一混频电路具有可调的第一/二偏置电压源；第二混频电路，与差分信号源电连接，第二混频电路将差分信号混频为第二相位信号；第二混频电路具有可调的第三/四偏置电压源；多个延时调整模块，与第一混频电路和第二混频电路的相位信号输入接口电连接；其中，多个延时调整模块具有可调的电压源和/或者数量可调的反相器，与第一偏置电压源、第二偏置电压源、第三偏置电压源和第四偏置电压源共同对第一混频电路和第二混频电路进行调整。本发明能够实现25％占空比混合器的二阶线性校正。
- 分频电路、时间数字转换器、探测设备及探测系统-202310282600.0
- 雷述宇 - 宁波飞芯电子科技有限公司
- 2023-03-22 - 2023-06-23 - H03K5/133
- 本申请公开一种分频电路、时间数字转换器、探测设备及探测系统，所述分频电路包括至少一个主分频器和至少一个从分频器；至少一个所述主分频器包括：第一主分频器，至少一个所述从分频器包括：第一从分频器，所述第一主分频器与所述第一从分频器连接；所述第一主分频器用于对接收的第一时钟信号进行分频，得到第一延迟信号，所述第一延迟信号的频率为所述第一时钟信号的频率的一半；所述第一从分频器用于根据所述第一时钟信号，对所述第一延迟信号进行调整，得到第二时钟信号，使得所述第二时钟信号与所述第一时钟信号对齐；通过如此设计可以在扩大时间数字转换器量程范围的同时保证测距精度。
- 一种延时链路、锁相环及电子设备-202320216704.7
- 黄瑞锋 - 海光信息技术股份有限公司
- 2023-02-14 - 2023-06-09 - H03K5/133
- 本申请涉及一种延时链路、锁相环及电子设备，属于电子电路技术领域。该延时链路包括：延时器件串、负载和切换电路；延时器件串包括串联的N个延时器件，N为大于等于2的正整数；负载用于延长信号通过延时器件串的延时时间；切换电路与负载及延时器件串中的M个延时器件连接，M为大于等于2且小于等于N的正整数；切换电路，用于切换负载与M个延时器件的连通状态，以保证同一时刻负载仅作用于M个延时器件中的一个延时器件上。本申请中，不再是每一级延时器件都连接一个负载，而是采用多个延时器件循环复用负载的方式，来减少负载的使用，从而不需要大量的面积来放置负载，能有效减少芯片面积，以及降低功耗。
- 一种高精度延迟时钟生成电路及芯片-202211599819.5
- 刘帅;何代明 - 天津兆讯电子技术有限公司
- 2022-12-12 - 2023-05-23 - H03K5/133
- 本发明公开了一种高精度延迟时钟生成电路及芯片。该延迟时钟生成电路包括时钟延迟链单元、延迟时钟输出单元、原始时钟输出单元和选通控制单元。其中，外部给定时钟信号端口与时钟延迟链单元及原始时钟输出单元的输入端连接；时钟延迟链单元的多个输出端分别与延迟时钟输出单元的多个输入端对应连接，延迟时钟输出单元的输出端与延迟时钟生成电路的第一输出端连接；原始时钟输出单元的输出端与延迟时钟生成电路的第二输出端连接；外部系统控制信号端口与选通控制单元的输入端连接，选通控制单元的输出端与延迟时钟输出单元及原始时钟输出单元的控制端连接。该延迟时钟生成电路实现了一个或多个延迟时钟信号的产生和可调输出。
- 存内计算延时单元和存内计算装置-202211627357.3
- 何燕冬;薛畅;杜刚;杜艳;吴佳;李坚 - 北京大学;国网山东省电力公司营销服务中心（计量中心）;国网冀北电力有限公司
- 2022-12-16 - 2023-05-05 - H03K5/133
- 本发明提供一种存内计算延时单元和存内计算装置，涉及存内计算技术领域，所述存内计算延时单元包括：输入反相器、输出反相器和多个电流镜模块；输入反相器和输出反相器串联；电流镜模块的第一控制端接电源或接地，多个电流镜模块的第二控制端接同一偏置电压信号，多个电流镜模块的第三端均与输入反相器中的驱动管的源极相连；其中，在偏置电压信号的控制下，多个电流镜模块分别对应的延迟时长之间的比例与多个电流镜模块的晶体管尺寸之间的比例相同；电流镜模块对应的延迟时长为：电流镜模块的第一控制端接电源时，输入反相器的输入脉冲信号和输出反相器的输出脉冲信号之间的延迟时长。本发明可以实现高线性度延时调控的目的。
- 延时缓冲单元及其操作方法、计算装置及其操作方法-202211668042.3
- 吴华强;卫松涛;潘思宁;伍冬;姚鹏;揭路;高滨;钱鹤 - 清华大学
- 2022-12-23 - 2023-04-28 - H03K5/133
- 一种延时缓冲单元及其操作方法、计算装置及其操作方法。该延时缓冲单元包括第一级反相器、第二级反相器和延时调节子单元，第一级反相器的输入端作为延时缓冲单元的输入端；第二级反相器的输入端连接第一级反相器的输出端，且第二级反相器的输出端作为延时缓冲单元的输出端；延时调节子单元连接在第一级反相器的第一端和第一操作电压端之间，并且延时调节子单元包括忆阻器且配置为根据第一控制信号控制使用忆阻器调节第一级反相器的传输延时。该延时缓冲单元及其操作方法能够根据实际需求灵活高效地调控延迟的大小，且可以用于存算一体以实现矩阵向量乘法运算，该计算装置及其操作方法能够实现高精度、低能耗的大规模矩阵运算，提高计算效率。
- 具有校正功能的延迟线电路及其校正方法-201811628429.X
- 林玮玲 - 新唐科技股份有限公司
- 2018-12-28 - 2023-03-24 - H03K5/133
- 本发明公开一种具有校正功能的延迟线电路，包括N个延迟模块与校正模块。N个延迟模块依序串联耦接。校正模块依据校正信号与时钟信号，产生校正起始信号与校正停止信号，其中校正起始信号输出至N个延迟模块，使N个延迟模块依据N个控制信号与校正起始信号，产生N个延迟信号，且校正模块依据N个延迟信号与校正停止信号，校正N个控制信号，使N个延迟模块依据校正后的N个控制信号与时钟信号，产生校正后的N个延迟信号。其中，校正停止信号的产生时间晚于校正起始信号的产生时间。
- 延迟装置及延迟控制方法-202110726706.6
- 许文林;江立新;曲勃;陈金福 - 澜起电子科技（昆山）有限公司
- 2021-06-29 - 2022-12-30 - H03K5/133
- 本发明提供一种延迟装置及延迟控制方法。延迟装置包括至少一个电流控制延迟组以及至少一个开关。所述至少一个电流控制延迟组耦接至传输线，每一电流控制延迟组包括至少一个电流控制延迟器，每一电流控制延迟器根据控制电压提供延迟。开关分别耦接在电流控制延迟组和传输导线之间，开关的每一个根据施加至其的使能信号的位被导通或断开。本发明可动态调整所产生的延迟，并且能够不受寄生电容的影响。
- 展频电路、显示芯片以及显示设备-202221988252.6
- 李晓;王伙荣 - 西安钛铂锶电子科技有限公司
- 2022-07-29 - 2022-12-09 - H03K5/133
- 本实用新型公开了一种展频电路、显示芯片以及显示设备。其中，该展频电路包括：信号传递电路，延时电路，其中，信号传递电路，用于传递目标信号，包括第一目标数量个串联的缓冲模块，其中，缓冲模块用于在信号传输过程中，维持目标信号的波形不发生变化；延时电路，与信号传递电路连接，并且第一目标数量个串联的缓冲模块中任意两个相邻的缓冲模块之间存在一个目标连接点，目标连接点为延时电路与信号传递电路的连接点，其中，延时电路用于增加目标信号从离开缓冲模块到进入下一模块时所消耗的时间长度。本实用新型解决了由于相关技术中在芯片中增加锁相环造成的电路结构复杂，芯片面积和功耗过高的技术问题。
- 一种用于通信的多通道随机脉冲信号可控延迟电路-202221525686.2
- 邢涛;朱勇 - 中科悠南物联网科技（嘉兴）有限公司
- 2022-06-17 - 2022-11-15 - H03K5/133
- 本实用新型涉及一种用于通信的多通道随机脉冲信号可控延迟电路，包括至少一组延迟单元、多路复用器模块，所述的延迟单元用于控制延迟时间，所述的多路复用器模块用于接收延迟的脉冲信号和输出脉冲信号，所述的随机脉冲信号与至少一路延迟单元连接，所述的一路延迟单元与多路复用器模块的输入端S1连接，所述的多路复用器模块设有脉冲信号输出的D端。
- 存储单元访问控制系统、方法和设备-201810936410.5
- 许志尤;陈思颖;赖怡璋 - 潍坊歌尔微电子有限公司
- 2018-08-16 - 2022-08-26 - H03K5/133
- 本发明实施例提供一种存储单元访问控制系统、方法和设备，该系统包括：时钟偏差调节器被配置有与控制器对应的第一触发信号的延迟时间以及存储单元对应的第二触发信号的延迟时间；时钟晶振向时钟偏差调节器输出时钟信号；时钟偏差调节器的第一输出端通过第一路径与控制器连接，调节器的第二输出端通过第二路径与存储单元连接；时钟偏差调节器，用于根据第一路径延迟时间对时钟信号进行延迟处理，以在第一时刻向控制器输出第一触发信号；根据第二路径延迟时间对时钟信号进行延迟处理，以在第二时刻向存储单元输出第二触发信号。通过上述基于时钟偏移进行时钟信号调节的方案，能够有效提高对存储单元访问的效率。
- 一种延时链路以及一种延时控制方法-202210231816.X
- 武世明;李孝敬;胡眺 - 湖南国科微电子股份有限公司
- 2022-03-09 - 2022-07-29 - H03K5/133
- 本申请公开了一种延时链路，包括：由n个延时单元串联组成的延时链，延时链中所有延时单元的输出信号均可由选通开关选通输出，延时链的两条输出路径上分别连接有插值模块，插值模块包括多个并联可控的延时缓冲单元，并且，各路并联可控的延时缓冲单元的输出端并联；其中，n＞1。显然，在该延时链路中，首先通过选通开关将延时链的两条输出路径设置为具有不同延迟时间的链路，同时通过对延时链两个输出路径上并联可控延时缓冲单元的导通数量进行调整，就可以利用延时缓冲单元对延时链的延迟输出信号进行更为细化的调整，由此就能够使得延时链路具有更高的延时精度。
- 半导体器件-201711318414.9
- 金暎勋;洪德和 - 爱思开海力士有限公司
- 2017-12-12 - 2022-06-28 - H03K5/133
- 一种半导体器件可以包括：第一电路，其适用于根据输入码信号的变化通过限制选通信号的触发时段来而产生限制选通信号；以及第二电路，其适用于基于限制选通信号来同步输入码信号，并且输出同步的输入码信号作为输出码信号。
- 半导体器件-201711328397.7
- 金昌铉 - 爱思开海力士有限公司
- 2017-12-13 - 2022-06-07 - H03K5/133
- 一种半导体器件包括命令输入电路和内部命令发生电路。命令输入电路与时钟信号同步来产生如果外部命令输入给命令输入电路则被使能的输入命令。内部命令发生电路同步于通过将时钟信号的频率分频而产生的第一分时钟信号和第二分时钟信号、根据等待时间信息信号将输入命令延迟预定时段来产生内部命令。所述预定时段被设置成等于第一延迟量与第二延迟量之和，第一延迟量与第二分时钟信号的周期时间的“N”倍相对应，第二延迟量与时钟信号的周期时间的“M”倍相对应。
- 单边沿延时电路及双边沿延时电路-202210121429.0
- 张礼军;黄海;陈军胜 - 灵矽微电子（深圳）有限责任公司
- 2022-02-09 - 2022-05-31 - H03K5/133
- 本发明公开一种单边沿延时电路及双边沿延时电路。其中，单边沿延时电路包括分频器和振荡电路。分频器的受控端以及振荡电路的第一受控端均接入待延时信号，振荡电路的第二受控端与分频器的输出端连接，振荡电路的输出端与分频器的输入端连接。在待延时信号接入时，分频器被启动，且振荡电路开始振荡并输出时钟信号至分频器；分频器再根据时钟信号输出预设分频信号至振荡电路，振荡电路接收到预设分频信号时停止振荡，此时分频器输出被延时后的待延时信号。本发明利用分频器和振荡电路结合，可以以较低的面积开销，实现对待延时信号进行较大延时时间的延时。
- SOC芯片异步时钟的验证平台和验证方法-201811113688.9
- 廖裕民;叶院红 - 瑞芯微电子股份有限公司
- 2018-09-25 - 2022-05-24 - H03K5/133
- 本发明提供一种SOC芯片异步时钟的验证平台，包括一验证平台时钟产生单元、一通路选择单元、一相位控制单元、一测试信息配置单元、复数个延时单元、一SDF反标文件存储单元、一时序检查单元以及时序要求存储单元；所述验证平台时钟产生单元连接至所述通路选择单元；所述通路选择单元和所述相位控制单元分别连接每个所述延时单元，所述相位控制单元还连接所述测试信息配置单元；SDF反标文件存储单元分别连接至各个待验证时钟域电路；所述时序要求存储单元连接至时序检查单元。本发明可以根据验证需求对各个异步时钟域进行不同频率比和各时钟域电路中时钟之间的相位差进行验证,全面的提高异步时钟域的验证覆盖率，同时大幅减少工程师的人工工作量。
- 数字式精确时延匹配电路-201811155112.9
- 邢金岭;葛松虎;孟进;何方敏;李毅;王青 - 中国人民解放军海军工程大学
- 2018-09-30 - 2022-04-12 - H03K5/133
- 本发明公开了一种数字式精确时延匹配电路，用于2MHz‑500MHz短波和超短波段的自适应干扰对消装置的时延匹配调整，包括ADC取样单元、时钟产生器单元、数据同步单元和FPGA延迟器单元。时延匹配调整基于延迟时钟采样技术，通过对取样ADC施加不同相位的取样时钟，随后通过数据同步的方式来实现不同路径的时延匹配。结合时钟产生器单元的精细采样时钟延时特性和FPGA延迟器单元的大范围粗延时调整特性，此电路可实现大范围、高精度的时延匹配调整，调整精度在55ps以内。
- 延迟控制装置和可调延迟装置-202011077721.4
- 周彦佑 - 华邦电子股份有限公司
- 2020-10-10 - 2022-02-18 - H03K5/133
- 本申请提供一种延迟控制装置和可调延迟装置，所述延迟控制装置，用于控制一延迟电路，并包括：一振荡器、一计数器，以及一输出控制电路。振荡器是根据一外部时脉信号来产生一内部时脉信号。计数器是根据内部时脉信号来产生一累计信号，其中计数器是由外部时脉信号来选择性地进行重设。输出控制电路是根据累计信号来产生一延迟指示信号，其中延迟电路的一延迟时间是根据延迟指示信号来进行调整。本申请可避免PVT变异的影响与对不同位置处的电路所产生的不同延迟时间进行补偿。
- 用于随机数据的自参考无时钟延迟自适应的方法及设备-202110718031.0
- A·马尼安;S·T·戈拉孔达;R·古普塔 - 德州仪器公司
- 2021-06-28 - 2022-01-14 - H03K5/133
- 本发明涉及一种用于随机数据的自参考无时钟延迟自适应的方法及设备。经配置以自适应于随机数据的无时钟延迟自适应环路(200)包含第一及第二延迟线(210、220)、自相关器(230)及控制器。所述自相关器接收用于所述延迟自适应环路的输入信号(205)及来自所述第一延迟线的输出(215)，且包含经配置以输出第一自相关(240)的第一逻辑电路(235)及经配置以输出第二自相关(250)的第二逻辑电路(245)。所述控制器经配置以基于所述第一及第二自相关来产生用于所述第一及第二延迟线中的一者的控制信号(280)。在一些实例中，所述第一逻辑电路是XNOR门，且所述第二逻辑电路是OR门。在一些实例中，所述OR门可具有是所述XNOR门的增益的两倍的增益。在一些实例中，具有所述XNOR门的所述增益的两倍的放大器耦合到所述OR门。
- 电子可变模拟延迟线-201610450872.7
- D.G.克尼里姆 - 特克特朗尼克公司
- 2016-06-21 - 2021-11-09 - H03K5/133
- 一种电子可变模拟延迟线，包括具有电子可变电感的至少一段。至少一段包括信号路径、地返回路径以及被配置成改变段的电感的多个开关。
- 一种模拟式电子延时控制电路-201711097049.3
- 施文斌;赵晨阳;周伟云;刘艳荣 - 武汉航空仪表有限责任公司
- 2017-11-08 - 2021-11-05 - H03K5/133
- 本发明属于航空机载设备技术领域，具体涉及一种模拟式电子延时控制电路。本发明由两个模拟触发器组成一种模拟式电子延时控制电路，通过外部信号下降沿触发启动第一模拟触发器A1工作，控制延迟时间T1；再通过T1延时结束的下降沿触发启动第二模拟触发器A2工作，发出控制执行指令，输出延迟时间T2。该技术方案通过RC电路的充放电实现世间控制：第一模拟触发器A1的R1和C1设置控制延迟时间T1；第二模拟触发器A2的R2和C2设置控制执行时间T2。该技术方案控制时间调整简单，延迟时间精度高。
- 专利分类
