[发明专利]一种统一染色器阵列的指令发射处理电路

摘要

本发明属于集成电路技术领域，提供一种统一染色器阵列的指令发射处理电路，包括取指模块1、BUFFER模块2、预译码模块3、IBUFFER模块4、译码模块5、记分板模块6和warp调度器模块7。本发明的技术效果是：1、每次从Icache中取指至少8条指令，一定程度上降低了访问Icache的次数，可提高指令的执行效率；2、多warp的buffer和ibuffer都是寄存器独立实现，逻辑可复用，电路实现简单；3、预译码模块和译码模块实现2条指令不同阶段相应的译码功能，指令发射处理机制电路中各有1个这样的模块，而不是多warp各对应多个，电路实现简单，节省资源。

主权项

一种统一染色器阵列的指令发射处理电路，其特征在于：包括取指模块(1)、BUFFER模块(2)、预译码模块(3)、IBUFFER模块(4)、译码模块(5)、记分板模块(6)和warp调度器模块(7)；取指模块(1)与BUFFER模块(2)、译码模块(5)、外部的Icache模块(8)、分歧判定模块(9)和CSR模块(10)连接，完成从Icache模块(8)取指的多warp调度及多warp取指地址的计算；其中，取指模块(1)监控CSR模块(10)中warp数据准备好的状态，并根据BUFFER模块(2)多个warp的缓存空闲信号，进行多个warp的调度；warp数据准备好时根据CSR模块(10)的warp任务类型进行warp PC初值的选择，然后根据该warp PC初值向Icache模块(8)发出取指请求，接着根据写入BUFFER模块(2)中的指令是否含有跳转指令，译码模块(5)发射指令所含跳转指令的类型，以及分歧判定模块(9)中条件跳转执行的结果进行warp取指地址的计算；最后在Icache模块(8)的空闲信号有效时将调度出的warp号和计算出的warp取指地址输出给Icache模块(8)；BUFFER模块(2)与取指模块(1)、预译码模块(3)、译码模块(5)、外部Icache模块(8)和分歧判定模块(9)连接，实现从Icache模块(8)取回warp指令的存储功能；其中，BUFFER模块(2)对从Icache模块(8)中取回指令是否含有跳转指令、译码模块(5)发射指令所含跳转指令的类型，以及分歧判定模块(9)中条件跳转执行的结果进行判断，记录取回多条指令的实际有效执行的开始和结束位置，进行取回指令写入BUFFER模块的BUFFER缓存的处理，并给预译码模块(3)输出多个warp的buffer空标志和读buffer数据，给取指模块(1)输出多个warp的缓存空闲信号；预译码模块(3)与BUFFER模块(2)、IBUFFER模块(4)、记分板模块(6)连接，根据BUFFER模块(2)的多个warp的buffer空标志和IBUFFER模块(4)给的ibuffer空标志进行多个warp的调度，确定从BUFFER模块(2)某warp的buffer中取出2条指令，并按照指令编码规则进行预译码，根据这2条指令的相关性进行指令的拆分与拼接，然后将指令存入IBUFFER模块(4)，将存入IBUFFER模块(4)的指令状态信息输出给记分板模块(6)；IBUFFER模块(4)与预译码模块(3)、译码模块(5)、记分板模块(6)连接，对预译码模块(3)预译码后的2条指令进行存储；将ibuffer空标志输出给预译码模块(3)；根据译码模块(5)的读使能，将2条指令输出给译码模块(5)；并将这2条指令的状态信息输出记分板模块(6)；译码模块(5)与IBUFFER模块(4)、记分板模块(6)、warp调度器模块(7)、RF模块(11)、执行单元模块(12)相连接，根据warp调度器模块(7)的调度结果从IBUFFER模块(4)中对应warp的ibuffer中取出2条指令进行译码，依照指令中源操作数地址从RF模块(11)中读取操作数，将操作数下发到执行单元模块(12)；将指令中目的操作数地址下发到执行单元模块(12)，同时产生执行单元模块(12)的执行运算的控制使能信号；同时将正在发射的2条指令写入信息发送给记分板模块(6)；每条指令执行4个周期，每个周期的操作数不同；记分板模块(6)与预译码模块(3)、IBUFFER模块(4)、译码模块(5)、warp调度器模块(7)及执行单元模块(12)连接；通过IBUFFER模块(4)给的2条指令写入信息把预译码模块(3)给的将要发射指令的状态信息锁存，然后通过该锁存的状态信息、译码模块(5)给的正在发射指令状态信息及执行单元模块(12)给的执行结果记录指令、指令使用寄存器和功能单元的状态，进行正在发射的指令和将要发射的指令的数据相关、结构相关检测，并将多warp指令准备好ready状态输出给warp调度器模块(7)；warp调度器模块(7)与记分板模块(6)、译码模块(5)相连接，根据计分板模块(7)提供的多warp指令准备好ready状态，每4个周期进行一次多warp的公平轮询调度，将调度结果输出给译码模块(5)。