[发明专利]合并相邻的聚集/分散操作

摘要

本申请涉及合并相邻的聚集/分散操作。根据一个实施例，处理器包括指令解码器，其用于对第一指令进行解码，该第一指令用于聚集来自存储器的数据元素，该第一指令具有指定第一存储位置的第一操作数和指定存储多个数据元素的第一存储器地址的第二操作数。该处理器进一步包括执行单元，其耦合至指令解码器，响应于第一指令，该执行单元用于：基于由第二操作数指示的第一存储器地址，从存储器位置中读取数据元素中连续的第一数据元素和第二数据元素；并且将该第一数据元素存储在第一存储位置的第一条目中，将该第二数据元素存储在对应于第一存储位置的第一条目的、第二存储位置的第二条目中。

主权项

一种处理器，包括：多个64位通用寄存器；多个128位单指令多数据(SIMD)寄存器；数据高速缓存器；指令高速缓存器；第二级(L2)高速缓存器，耦合至所述数据高速缓存器，并且耦合至所述指令高速缓存器；分支预测单元；指令转换后备缓冲器(TLB)，耦合至所述指令高速缓存器；指令取出单元；解码单元，耦合至所述指令取出单元，所述解码单元用于对多个指令解码，所述多个指令包括第一指令，所述第一指令用于指示128位操作数尺寸，所述第一指令具有第一字段和第二字段，所述第一字段用于指定所述多个128位SIMD寄存器中的第一128位SIMD目的地寄存器，所述第二字段用于指定所述多个64位通用寄存器中的一个64位通用寄存器来存储基址，并且所述第一指令用于指示64位的数据元素宽度；和执行单元，耦合至所述解码单元，耦合至所述多个128位SIMD寄存器，并且耦合至所述多个64位通用寄存器，所述执行单元用于：根据所述基址，加载来自存储器的第一结构和第二结构，所述第一结构包括第一64位数据元素、第二64位数据元素和第三64位数据元素，所述第二结构包括第一64位数据元素、第二64位数据元素和第三64位数据元素，其中第一结构的第一64位数据元素、第二64位数据元素和第三64位数据元素将是所述存储器中连续元素，所述第二结构的第一64位数据元素、第二64位数据元素和第三64位数据元素将是所述存储器中连续元素；并且将所述第一结构的所述第一64位数据元素存储为所述第一128位SIMD目的地寄存器的第一64位数据元素，将所述第一结构的所述第二64位数据元素存储为所述第二128位SIMD目的地寄存器的第一64位数据元素，将所述第一结构的所述第三64位数据元素存储为所述第三128位SIMD目的地寄存器的第一64位数据元素，将所述第二结构的所述第一64位数据元素存储为所述第一128位SIMD目的地寄存器的第二64位数据元素，将所述第二结构的所述第二64位数据元素存储为所述第二128位SIMD目的地寄存器的第二64位数据元素，将所述第二结构的所述第三64位数据元素存储为所述第三128位SIMD目的地寄存器的第二64位数据元素，其中所述第一128位SIMD目的地寄存器的所述第一64位数据元素包括所述第一128位SIMD目的地寄存器的最低有效位，所述第二128位SIMD目的地寄存器的所述第一64位数据元素包括所述第二128位SIMD目的地寄存器的最低有效位，所述第三128位SIMD目的地寄存器的所述第一64位数据元素包括所述第三128位SIMD目的地寄存器的最低有效位。