[发明专利]一种基于FPGA的SENT总线解码、触发和分析方法

摘要

本发明提供一种基于FPGA的SENT总线解码、触发和分析方法，将SENT总线上一帧的不同字段，包括：同步头、状态段、数据段、校验和段进行分段显示出来，并显示每个字段所包含的具体信息。与只含有一条串行总线波形相比更加直观，并且能够在一帧数据的不同字段上进行触发，更加容易锁定感兴趣的波形。并且能够将所解得的总线数据能够进一步处理。与软件解码相比较，速度更快，所解的总线信息更加实时有效。

主权项

一种基于FPGA的SENT总线解码、触发和分析方法，其特征在于，包括以下步骤：步骤1：用户设定SENT总线电平阈值参数存储于参数寄存器中，采集模块读取阈值寄存器值，将数字量化后的值与阈值参数比较产生0/1序列信号送给抽点模块；步骤2：用户设定SENT总线位速率参数存储于参数寄存器中，采样模块读取寄存器值，并根据所采用的时钟频率，生成采样时钟；步骤3：用户设定SENT总线信号类型存储于参数寄存器中；步骤4：用户设定SENT总线是否含有CRC检验位存储于参数寄存器中；步骤5：SENT用节拍作为时间单位，一个节拍为3us‑90us；在每条报文的尾部插入一个固定长度不超过1ms的暂停脉冲；步骤6：用户设置SENT总线解码参数；在解码模块中首先判断帧的起始位，在空闲状态下总线保持逻辑1；通过采集模块当两个低电平之间出现56个时钟节拍时，判断为同步脉冲，解码模块产生同步脉冲标签，并存储；步骤7：同步脉冲之后，紧接着的半个字节为状态/通信半字节；若STATE_L_SAMPLE状态下为5ticks的低电平，其后面STATE_H_SAMPLE持续12至27个ticks的高电平，解码模块判断该部分为状态/通信位，并通过高电平位的计数器数值来判断该半字节的数值；产生相对应状态/通信标签，并将数值一起存入相对应的存储器中；步骤8：同步脉冲之后，紧接着的半个字节为状态/通信半字节；若STATE_L_SAMPLE状态下为5ticks的低电平，其后面STATE_H_SAMPLE持续12至27个ticks的高电平，解码模块判断该部分为状态/通信位，并通过高电平位的计数器数值来判断该半字节的数值；产生相对应状态/通信标签，并将数值一起存入相对应的存储器中；步骤9：在解码模块中，在DATA_L_SAMPLE状态下进行数据字段低电平的采集，若为5个持续的低电平，进入DATA_H_SAMPLE状态，在DATA_H_SAMPLE状态下，通过高电平计数器来计算高电平所持续的时间；并通过译码模块来解出所对应的数值；步骤10：在解码模块中，若输入的参数中，sent总线帧中包含CRC校验段，则进入CRC校验段解码状态，在CRC_L_SAMPLE状态下进行CRC校验字段低电平的采集，若为5个持续的低电平，进入CRC_H_SAMPLE状态，在CRC_H_SAMPLE状态下，通过高电平计数器来计算高电平所持续的时间；并通过译码模块来解出所对应的数值；CRC校验字段会产生相对应的CRC校验标签，然后将CRC校验标签和所对应的数值存入相对应的存储器中；步骤11：解码模块中的帧字段提取模块接收比特位信息和编码冗余模块的采样时钟的N分频时钟，对帧起始序列到帧结束之间的信息进行帧信息提取，并在帧结束后发送帧结束信号给帧起始/结束检测序列：状态1：空闲状态，上电复位后，状态机即处于该状态，在该状态下，当收到采集模块传送给的帧起始信号(逻辑0)，并持续5个ticks，则进入状态2，否则状态不跳转；状态2：检测比特信息为“1”值，若在此状态下高电平保持51个ticks，则判定为帧的同步头段，进入状态3，否则状态跳转到状态1；状态3：状态/通信位状态，该状态包含半个字节的信息，低电平持续5个ticks，高电平持续12至27个tick，该字段所包含的信息作为设备的状态、识别；然后进入状态4，否则状态不跳转；状态4：数据字段状态，每个数据字段包含5个低电平的ticks，高电平持续12至27个tick，数据字段的个数有输入的参数Nible的个数来决定；当计算Nible的计数器的值等于输入参数Nible，说明该帧中数据段的采集完成，则进入状态5，否则状态不跳转；状态5：CRC字段检测状态，该状态包含半个字节的信息，低电平持续5个ticks，高电平持续12至27个tick，该字段所包含的信息用来校验该帧是否正确，若通过采集计算的CRC的值与接收到的CRC的值不一致，则说明该帧在传输的过程中发生改变，在解码模块中产生CRC错误标签，用于软件的显示以及触发模块；然后进入状态6，否则状态不跳转；状态6：暂停位检测状态，根据输入的参数来决定，若暂停位的参数为逻辑“1”，则说明该帧包含暂停位；解码模块进入暂停位的采集，暂停位包含12至768个tick的暂停脉冲；在解码模块中产生暂停位标签，用于软件的显示以及触发模块；若暂停位的参数为逻辑“0”，则说明该帧不包含暂停位；然后进入状态1，否则状态不跳转；步骤12：计数器模块接收帧起始检测模块的同步头开始信号和同步头结束信号锁定计数器当前计数值作为触发位置值，发送给标签生成模块，标签生成模块收到帧起始检测模块的同步头开始信号和同步头结束信号后分别生成同步头开始标签和同步头结束标签，计数器模块还接收字段提取模块发送的各字段标签检测成功信号锁定相应的计数器值发送给标签生成模块，标签生成模块接收到帧字段提取模块发送的标签类信息类型和标签信息信号后将计数器值、标签信息和标签信息类型整合成标签送存储，另外计数器模块接收触发信号锁定当前计数器值作为触发位置信息发送给存储模块存储，标签生成模块的标签个数计数器没生成一个标签加1，当检测当前标签个数超过最大存储个数后清零并且循环标识寄存器置1，存储模块读取该寄存器值来决定标签存放位置，实现标签循环存储；步骤13：触发模块根据接收用户设定的触发方式参数，根据触发参数调用不同的比较器组合将解码模块生成的各帧信息与用户设定的触发条件比较，如果符合条件则产生触发产生逻辑给触发信号生成模块产生触发信号，用户设定的触发方式及比较方法如下：步骤1301：同步头触发：同步头比较器检测到同步头字段产生触发；步骤1302：状态位触发：状态位比较器将用户设定的4位状态位数据与解码得到的状态位信息比较产生触发，若比较器输出为逻辑“1”，则产生触发信号；步骤1303：数据位触发：一帧中最多含有6个半字节的数据，在选择数据触发时，选择触发数据的长度和要触发的数据；数据比较器将解码得到的从此数值后面的数据字节与用户设定的数据字比较产生触发；步骤1304：CRC错误触发：CRC比较器将校验码计算模块计算值与解码模块得到的CRC帧信息比较，如果不相等产生错误触发；步骤1305：暂停位触发：暂停位比较器检测到暂停位字段产生触发；步骤1306：采集模块收到触发生成模块发送的触发信号后，产生触发地址，锁定触发的位置；根据时基，继续采集一段时间后结束采集，一个采集周期完成；步骤14：软件同步显示。