[发明专利]适用于多奈奎斯特区的分数延迟优化方法及其实现结构有效

专利信息
申请号: 201710535502.8 申请日: 2017-07-04
公开(公告)号: CN107342750B 公开(公告)日: 2020-04-17
发明(设计)人: 李靖;王朝驰;李成泽;叶欣;宁宁 申请(专利权)人: 电子科技大学
主分类号: H03H17/00 分类号: H03H17/00;H03H17/02
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 适用于多奈奎斯特区的分数延迟优化方法及其实现结构,属于数字信号处理领域。对输入数据序列分别进行分数延迟处理得到第一输出数据序列和做乘法操作后再做希尔伯特变换得到第二输出数据序列,再将第一输出数据序列减去第二输出数据序列得到适用于多奈奎斯特区的分数延迟之后的输出数据序列,其中乘法操作将输入数据序列乘以缩放因子A=(‑1)NZ·ceil[(NZ‑1)/2]·2πD,其中NZ表示输入数据序列的频率fin相对于采样频率fs所处的奈奎斯特区,ceil表示对数据(NZ‑1)/2做向上取整操作,D表示分数延迟滤波器的延迟量。本发明能够将传统分数延迟滤波器的应用频带范围扩展到高奈奎斯特区,实现多奈奎斯特区的分数延迟,且结构简单,易于实现。
搜索关键词: 适用于 多奈奎斯 特区 分数 延迟 优化 方法 及其 实现 结构
【主权项】:
适用于多奈奎斯特区的分数延迟优化方法,其特征在于,包括以下步骤:步骤一:对输入数据进行分数延迟处理得到第一输出数据;步骤二:对输入数据做乘法操作后再做希尔伯特变换得到第二输出数据,所述乘法操作为将输入数据乘以缩放因子A=(‑1)NZ·ceil[(NZ‑1)/2]·2πD,其中NZ表示输入数据的频率fin相对于采样频率fs所处的奈奎斯特区,ceil表示对数据(NZ‑1)/2做向上取整操作,D表示分数延迟滤波器的延迟量;步骤三:将所述第一输出数据减去所述第二输出数据得到所述适用于多奈奎斯特区的分数延迟之后的输出数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710535502.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top