[发明专利]用于设计和制造半导体器件的方法以及相应的半导体器件有效
| 申请号： | 201710414242.9 | 申请日： | 2017-06-05 |
| 公开（公告）号： | CN107463724B | 公开（公告）日： | 2021-03-19 |
| 发明（设计）人： | A·屈泽尔 | 申请（专利权）人： | 英飞凌科技股份有限公司 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398;H01L21/822;H01L27/02 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 郑立柱 |
| 地址： | 德国诺伊*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了用于设计半导体器件的方法、用于制造半导体器件的方法以及相应的半导体器件。在此电容结构或者与供电网络耦合，或者用于消除设计违规。 | ||
| 搜索关键词： | 用于 设计 制造 半导体器件 方法 以及 相应 | ||
【主权项】：
一种用于设计半导体器件的方法，包括：设计包括多个电容结构的所述半导体器件的前段制程结构，确定设计违规，设计所述多个电容结构的第一部分电容结构的连接以补偿设计违规，以及设计所述多个电容结构的第二部分电容结构与所述半导体器件的供电网络的连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司，未经英飞凌科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710414242.9/，转载请声明来源钻瓜专利网。
- 上一篇：牛奶饮料瓶
- 下一篇：一种适用于模拟及射频集成电路的参数设计方法
- 同类专利
- 用于印制电路板设计中金手指设计工艺的检查方法及装置-202310937181.X
- 邵栋栋;刘继硕;瞿永建;刘丰收 - 上海望友信息科技有限公司
- 2023-07-27 - 2023-10-27 - G06F30/398
- 本发明公开了一种用于印制电路板设计中金手指设计工艺的检查方法，包括：读取CAD数据；对所述CAD数据中包含的目标设计数据进行检查以发现金手指设计缺陷，并在检查出金手指设计缺陷时报告相关的缺陷信息；其中，所述目标设计数据是与金手指可靠性有关的设计数据。本发明可避免金手指错误设计，提高印制电路板的可靠性。
- 超导寄存器堆装置及其控制方法-202110439614.X
- 张阔中;黄俊英;张志敏;唐光明 - 中国科学院计算技术研究所
- 2021-04-23 - 2023-10-27 - G06F30/398
- 提供一种超导寄存器堆装置，包括m个寄存器组，每个寄存器组包括n个寄存器单元，其中m和n均为大于等于2的整数。每个寄存器单元包括用于接收数据输入的数据输入端，用于接收写入控制信号的写入控制端，用于接收时钟信号的时钟输入端，以及用于将数据输出的数据输出端。其中，m个寄存器组的相同位的寄存器单元的数据输入端通过多个SPL器件连接在一起；m个寄存器组的相同位的寄存器单元的数据输出端通过多个CB器件连接在一起。
- 一种产品形态定制BOM创建方法、装置及存储介质-202310878547.0
- 何茂平;刘池源;陈跃 - 博为科技有限公司
- 2023-07-18 - 2023-10-24 - G06F30/398
- 本申请涉及一种产品形态定制BOM创建方法、装置及存储介质，所述方法包括步骤：获取产品形态指令；根据所述产品形态指令创建初始BOM原理图；标记所述初始BOM原理图并得到标记BOM原理图；根据所述标记BOM原理图导出BOM清单；根据所述产品形态指令剔除所述BOM清单中的标记。本申请提供的一种产品形态定制BOM创建方法、装置及存储介质能够有效地解决新建定制BOM清单的麻烦问题，可以非常快速可靠地完成BOM清单新建定制任务。
- 位流配置检查方法、装置及存储介质-202310761886.0
- 陈逸韬;张勇;温长清 - 深圳市紫光同创电子有限公司
- 2023-06-26 - 2023-10-24 - G06F30/398
- 本申请公开了一种位流配置检查方法、装置及存储介质，涉及数字集成电路领域，该方法包括：基于非压缩位流生成解析位流数据文件，所述解析位流数据文件用于提供所述非压缩位流配置到至少一个目标模块的位流数据；使用压缩位流对芯片进行仿真，并生成仿真位线数据文件，所述仿真位线数据文件用于提供所述压缩位流被传输到所述目标模块的位线上的位线数据；将所述解析位流数据文件与所述仿真位线数据文件进行对比，得到所述目标模块的配置检查结果。因此，本申请分别使用压缩位流和非压缩位流通过不同方式获得数据的形式，规避了两种位流进行配置验证的重复性，同时在保证两种位流配置一致性的层面，提高了全芯片层级配置检查的完备性。
- 旁路电缆接入输电线操作的电路仿真方法、装置、设备及介质-202310912263.9
- 李牧轩;郭希义;丘文彪;李政平;张建峰;李志华;罗海波;陈建欣;陈文俊;万康;刘文彬;黄佳明;黄科熠;汤毅;张金粟 - 广东电网有限责任公司;广东电网有限责任公司梅州供电局
- 2023-07-24 - 2023-10-24 - G06F30/398
- 本发明公开了一种旁路电缆接入输电线操作的电路仿真方法、装置、设备及介质，方法包括：选择旁路电缆的等效电路和主路电缆的等效电路，其中，旁路电缆的等效电路与主路电缆的等效电路通过旁路负荷开关连接，在旁路负荷开关闭合前，将旁路负荷开关模拟为开路，在旁路负荷开关闭合后预设时长内，将旁路负荷开关模拟为串接的电弧电阻和开关电阻，在旁路负荷开关闭合后预设时之后，将旁路负荷开关模拟为开关电阻。本发明通过将旁路电缆接入输电线操作的过程拆分为旁路负荷开关闭合前、旁路负荷开关闭合中和旁路负荷开关闭合后三个过程，并分别对该三个过程进行模拟仿真，可以提高仿真结果的准确性。
- 电路设计的覆盖率分析方法及系统-202210336777.X
- 万泉;黄松 - 苏州旗芯微半导体有限公司
- 2022-03-31 - 2023-10-24 - G06F30/398
- 本发明提供了一种电路设计的覆盖率分析方法及系统，所述方法包括：步骤一，针对设计文件，提取抽象描述文件和断言文件；步骤二，针对所述断言文件进行形式验证，确定所有未覆盖的断言，形成不可覆盖列表；步骤三，基于所述抽象描述文件对所述不可覆盖列表进行逻辑分析，找到不可覆盖的原因，形成报告文件。本发明所述电路设计的覆盖率分析方法及系统提高了效率。
- 多核处理器验证系统-202210326748.5
- 窦枭栋;陈天奇 - 龙芯中科技术股份有限公司
- 2022-03-30 - 2023-10-24 - G06F30/398
- 本申请实施例提供了一种多核处理器验证系统，涉及电子设备技术领域。一种多核处理器验证系统包括：母板以及与所述母板连接的子板，所述子板用于向所述母板传输验证指令；所述母板包括互连的多个现场可编程逻辑门阵列FPGA芯片，各所述FPGA芯片的基本单元查找表LUT使用率均小于第一阈值，各所述FPGA芯片之间的连线数目均小于第二阈值，所述母板用于实现多核处理器的逻辑，运行所述验证指令得到所述多核处理器的验证结果。
- 测试图形的验证方法、装置、设备及存储介质-202110925421.5
- 吴彬 - 长鑫存储技术有限公司
- 2021-08-12 - 2023-10-24 - G06F30/398
- 本申请提供一种测试图形的验证方法、装置、设备及存储介质，可应用于芯片验证领域，该方法包括：首先从测试图形库中选取满足第一设计规则的第一测试图形，再验证第一测试图形是否满足第二设计规则，将满足第一设计规则和第二设计规则的测试图形存储至有效测试图形库中。其中第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则，第二设计规则包括用于限定第一测试图形所在区域中第二检查项的数值范围的规则，第一检查项和第二检查项之间具有关联关系。上述验证方法至少具有以下优点：提高了测试图形验证结果的准确性。
- 一种视频输入接口验证系统及验证方法-202211483513.3
- 朱学亮 - 杭州爱芯元智科技有限公司
- 2022-11-24 - 2023-10-20 - G06F30/398
- 本申请提供一种视频输入接口验证系统及验证方法，其中视频输入接口验证系统包括：验证激励产生模块，用于在对视频输入接口控制模块进行验证的第一视频数据中叠加验证激励，并将叠加有验证激励的第二视频数据输入视频输入接口控制模块；视频输入接口控制模块，用于接收验证激励产生模块发送的第二视频数据，然后对第二视频数据进行去激励处理后生成第三视频数据，并将第三视频数据输出至验证模块；验证模块，用于接收第三视频数据，并获取对视频输入接口控制模块的验证结果。通过验证激励产生模块对视频数据叠加的验证激励来验证视频输入接口控制模块对验证激励的去除能力，这极大提升了视频输入接口验证过程中的场景覆盖率。
- 一种高速链路PCB板及其阻抗优化方法-202310936496.2
- 焦冬冬;郭汗 - 武汉精立电子技术有限公司;武汉精测电子集团股份有限公司
- 2023-07-28 - 2023-10-20 - G06F30/398
- 本发明公开一种高速链路PCB板及其阻抗优化方法，属于PCB板设计领域。包括：获取高速链路PCB板传输线的差分阻抗、信号层下表面与信号参考平面的距离和各层结构参数，将PCB板传输线的差分阻抗作为串联器件焊盘的目标阻抗，PCB板为不低于6层的叠层板；综合信号层下表面与信号参考平面的距离和各层结构参数，确定信号层下表面到焊盘参考平面的距离，将其作为最优挖空深度；在最优挖空深度前提下，构建不同挖空区域的PCB板仿真模型；提取各PCB板仿真模型焊盘处的阻抗，将满足阻抗差值不超过预设误差的最小挖空区域，作为最优挖空区域。本发明先优化挖空深度，精准定位焊盘参考平面，再优化挖空区域，双重优化机制，最大程度消除高速率链路的PCB板的阻抗突变。
- 高精度仿真散射参数提取方法、电子设备和存储介质-202310867318.9
- 张大为;楼晓景;邓志吉;李钱赞;余小建;王慧;陈小平;孙杭其;刘明 - 浙江大华技术股份有限公司
- 2023-07-14 - 2023-10-20 - G06F30/398
- 本申请公开了一种高精度仿真散射参数提取方法、电子设备和存储介质，该方法包括：获取电路板的多种参数信息，构建每种参数信息下不同传输线长度对应的多个样本，得到每种参数信息对应的样本集；获取每个样本集中的样本对应的原始散射参数和参考散射参数；原始散射参数基于等效电路法得到，参考散射参数基于有限元分析法或通过测试得到；基于每个样本集中至少部分样本对应的原始散射参数和参考散射参数在多个频点上的相对误差，得到误差集合；对误差集合进行分类，得到每个样本集中的相对误差的分类结果，对每个样本集对应的分类结果进行回归，得到每种参数信息所匹配的回归参数。上述方案，能够提高仿真得到的散射参数的精度并兼顾生成效率。
- 测试图案产生系统及方法-201911036040.0
- 田福安;黄旭霆;刘如淦 - 台湾积体电路制造股份有限公司
- 2019-10-29 - 2023-10-17 - G06F30/398
- 本揭露的实施例提供用于产生测试图案的系统和方法。在不同实施例中，系统和方法利用机器学习使其符合特定于半导体制程或特殊元件型态的设计规则。一种测试图案产生系统，包含测试图案产生电路，其在使用时包括以下步骤：接收杂讯影像；根据杂讯影像产生图案影像；以及根据图案影像产生测试图案，测试图案由电子元件设计布局的复数个几何形状所表示，其中电子元件设计布局不具有设计规则检查错误。
- 一种基于CAM系统的自动移线移孔的检测与优化方法-202110911783.9
- 王克昌;梅炽元;薛敬;吕聪 - 苏州悦谱半导体有限公司
- 2021-08-10 - 2023-10-17 - G06F30/398
- 本发明公开了一种基于CAM系统的自动移线移孔的检测与优化方法，包括：预处理、参数导入与设置、自动监测、优化调整等步骤。通过上述方式，大幅度提升了工作效率以及PCB板走线图优化的成功概率，从而提升了PCB制造业的整体盈利效率，另外，自动化智能化移线移孔方法贯彻了工业制造自动化智能化的发展趋势，以高效的系统操作代替大量人工操作，节约制造前处理生产资料的成本。
- 芯片缺陷分析方法、电子设备及存储介质-202311147304.6
- 请求不公布姓名 - 全芯智造技术有限公司
- 2023-09-06 - 2023-10-13 - G06F30/398
- 本公开的示例实施例涉及芯片缺陷分析方法、电子设备及存储介质。芯片缺陷分析方法，包括：基于芯片设计文件确定芯片中的多个基本设计单元的第一统计信息，其中芯片设计文件中包括芯片的版图的信息；基于初步诊断数据确定芯片中与多个基本设计单元分别相关的候选失效对象的数量，以获得第二统计信息，其中初步诊断数据包括指示候选失效对象的失效状态的相关信息；以及基于第一统计信息和第二统计信息来确定芯片中系统性失效的基本设计单元。本公开的实施例能够实现对芯片缺陷进行更加快速、更加省力、更加精准的分析，节省时间和设备成本。
- 一种自动修正MOS器件漏电通路的方法-202111013241.6
- 王莹雪;方益 - 杭州广立微电子股份有限公司
- 2021-08-31 - 2023-10-13 - G06F30/398
- 本发明提供一种自动修正MOS器件漏电通路的方法包括：读入版图文件，利用预设的漏电通路修正模块自动修正；在所述漏电通路修正模块中定义有存在漏电通路的MOS器件的修正方式：在M0切断层添加M0C，添加缺少的V0通孔。有效解决由于产生漏电通路而影响MOS器件电性测试的问题，利于提高器件电学特性测试的真实性；步骤简洁，不依赖于人工操作与经验，节约人力和工时，降低工艺研发成本，解决了手动实现修正费时且失误风险高的问题，自动修正结果的可靠性更好，利于制造水平和产品整体质量的提高。
- 一种复杂算法的测试激励生成器及其控制方法-201910925904.8
- 何宁宁;刘戬 - 北京中电华大电子设计有限责任公司
- 2019-09-27 - 2023-10-13 - G06F30/398
- 本发明涉及一种复杂算法的测试激励生成器及其控制方法，其包括：固定向量生成模块、随机向量生成模块、特殊向量生成模块、时序监测模块、验证方案输入接口模块、时序信号输入接口模块和测试激励输出接口模块；固定向量生成模块产生寄存器复位读写属性等激励，随机向量生成模块产生受约束的随机化激励；特殊向量生成模块产生无法采用SystemVerilog随机化命令生成的特殊激励；测试激励生成器通过验证方案输入接口模块获取控制信号，分别控制不同的向量生成模块生成相应的测试激励，通过测试激励输出接口模块输出测试激励；测试激励生成器通过来自时序信号输入接口模块获取控制信号，控制所输出的测试激励的加载及验证启动；时序监测模块通过时序信号输入接口模块监测复杂算法验证系统的状态信息。本发明适用于纯硬件或软硬协同实现的复杂算法的测试激励生成，可以有效提高复杂算法验证的质量和效率。
- 基于BDD求解功能覆盖组条件约束语句的方法、设备和介质-202310920127.4
- 陈颖;冀伟安 - 北京云枢创新软件技术有限公司;上海合见工业软件集团有限公司;成都融见软件科技有限公司
- 2023-07-26 - 2023-10-13 - G06F30/398
- 本发明涉及芯片验证技术领域，尤其涉及一种基于BDD求解功能覆盖组条件约束语句的方法、设备和介质,方法包括步骤S1、获取功能覆盖组中的目标条件约束语句对应的目标变量；步骤S2、获取每一A
- 交叉仓所覆盖的交叉项数量的获取方法、电子设备和介质-202310920129.3
- 冀伟安 - 北京云枢创新软件技术有限公司;上海合见工业软件集团有限公司;成都融见软件科技有限公司
- 2023-07-26 - 2023-10-13 - G06F30/398
- 本发明涉及芯片验证技术领域，尤其涉及一种交叉仓所覆盖的交叉项数量的获取方法、电子设备和介质，方法包括步骤S1、获取用户定义的交叉仓对应的变量；步骤S2、构建变量取值和变量仓id的映射关系，建立N维坐标系，每一维度对应一个变量A
- 一种芯片仿真模型的验证方法、装置、设备及介质-202210312911.2
- 刘建斌;马茂松 - 长鑫存储技术有限公司
- 2022-03-28 - 2023-10-10 - G06F30/398
- 本发明公开了一种芯片仿真模型的验证方法、装置、设备及介质，应用于电子设计领域，用于解决无法自动验证芯片仿真模型的问题，该方法包括：首先，选择目标模型，获取目标模型中的待测数据；然后，将待测数据中的待测电阻和待测电压代入验证模型，获得测量电压；再然后，判断测量电压是否符合验证模型中待测电压与待测电阻值的关系，若符合，则确认目标模型验证通过，若不符合则目标模型错误。通过将目标模型中的待测数据中的待测电阻和待测电压代入验证模型，得到测量电压，再判断测量电压是否符合验证模型中待测电压与待测电阻值的关系，从而实现对芯片仿真模型的自动验证，进而提高验证芯片仿真模型的效率。
- 芯片仿真验证系统、方法以及电子设备-202310808516.8
- 孟怀宇;沈亦晨;姜亚华;罗家建;陈章 - 杭州光智元科技有限公司
- 2023-06-30 - 2023-10-03 - G06F30/398
- 本发明提供一种芯片仿真验证系统、方法以及电子设备，所述系统包括控制模块、模拟器模块以及光子集成电路芯片封装，控制模块用于将与仿真请求相关的数据和指令加载至模拟器模块；模拟器模块通过其提供的接口将需要光子集成电路芯片参与的计算任务转发至光子集成电路芯片封装以及控制光子集成电路芯片执行光子计算操作；光子集成电路芯片封装根据接收到模拟器模块转发的数据和指令以控制光子集成电路芯片执行光子计算操作，并将光子计算操作的计算结果返回至模拟器模块以供控制模块获取，可实现在PIC芯片制造完后，未完成EIC芯片或尚未将PIC芯片及EIC芯片进行集成之前对PIC芯片进行软件开发验证，或其它功能验证。
- 优化芯片动态功耗的方法及芯片、电子设备和计算设备-202311127629.8
- 崔跃龙;蔡权雄;牛昕宇 - 深圳鲲云信息科技有限公司
- 2023-09-04 - 2023-10-03 - G06F30/398
- 本申请提供一种优化芯片动态功耗的方法及芯片、电子设备和计算设备，涉及芯片技术领域。所述方法包括为芯片的第一寄存器阵列设置第一虚拟时钟门控单元，计算由于所述第一虚拟时钟门控单元导致的功耗变化量，将所述功耗变化量输入对比函数，根据所述对比函数的输出结果，确定是否为所述第一寄存器阵列插入实际的时钟门控单元。利用本申请的方法可降低芯片的动态功耗，将仿真计算融入到电路设计中，优化芯片的功耗。
- 针对黑盒模型的系统级仿真建模方法-202311092500.8
- 穆芬;蔡权雄;牛昕宇 - 深圳鲲云信息科技有限公司
- 2023-08-29 - 2023-10-03 - G06F30/398
- 本申请提供一种针对黑盒模型的系统级仿真建模方法及计算设备。所述方法包括：获取对黑盒模型进行寄存器传输级单元仿真的汇总端口仿真波形信息；结合所述黑盒模型的规格文件，将所述汇总端口仿真波形信息分解为分离端口仿真波形信息；根据所述分离端口仿真波形信息，分析指令之间的隐性时序关系；根据所述隐性时序关系，对所述汇总端口的指令发送进行系统级仿真建模，以用于流量仿真的时序控制。根据本申请实施例的方法通过反映指令之间的隐性时序关系进行建模，可以提高系统级流量仿真的正确性。
- 一种简化电容仿真方法-202310651868.7
- 黄刚;吴均 - 深圳市一博科技股份有限公司
- 2023-06-02 - 2023-10-03 - G06F30/398
- 本发明公开了一种简化电容仿真方法，本发明建立简化的测试电容的三维模型，以实际电容的实际数据为基准，对测试电容的参数进行调整，使得测试的测试数据接近实际电容的实际数据，经过多组对比后，以数据最为相近的测试电容的三维模型作为该实际电容的仿真电容。其中，为简化仿真过程中的参数对比过程，本发明分别对测试电容进行限制：1.锁定测试电容的外形尺寸，令测试电容与实际电容的外形尺寸相同。2.锁定测试电容与实际电容的相关参数数据比较的参数类型，以电容阻抗值的拟合为目标调整测试电容的变量，即以单一目标参数作为基准确定仿真电容。
- 一种快速检查stub测试孔的方法、装置及可读介质-202310655355.3
- 相宇;王灿钟 - 深圳市一博科技股份有限公司
- 2023-06-05 - 2023-10-03 - G06F30/398
- 本发明公开了一种快速检查stub测试孔的方法、装置及可读介质，该快速检查stub测试孔的方法，基于Cadence软件，包括以下步骤：将PCB原文件另存，构建PCB检查文件，PCB检查文件的版本格式与PCB原文件的版本格式一致；通过Cadence软件的Testprep Manual命令删除PCB检查文件中stub测试孔的测试属性，将其转换成普通的stub过孔；通过Cadence软件的Dangling Vias命令以报表的形式筛选出stub过孔，并根据筛选出的stub过孔确认PCB原文件中的stub测试孔。本发明通过软件检查的准确率和工作效率与人工整版检查相比提升了许多，且操作简单、步骤少。
- 半导体结构的设计方法、系统及相关设备-202310732036.8
- 盛伟 - 海光信息技术股份有限公司
- 2023-06-19 - 2023-10-03 - G06F30/398
- 本申请实施例提供一种半导体结构的设计方法、系统及相关设备，所述方法包括：获取半导体结构以及预设在所述半导体结构上的芯片的设计信息；调用半导体结构的基本设计模型，根据所述设计信息确定所述半导体结构的应力补偿方案，所述应力补偿方案至少包括：用于应力补偿的虚拟图案的分布、所述虚拟图案对应的膜层类型、对应膜层的沟槽深度和所述半导体结构的厚度；输出所述应力补偿方案。本申请实施例能够实现提升半导体结构质量，进而提高半导体器件质量。
- 在验证训练流程时制造线上延迟的方法-202310769948.2
- 秦宗显;王晓阳 - 上海奎芯集成电路设计有限公司
- 2023-06-27 - 2023-09-29 - G06F30/398
- 本申请涉及一种在验证训练流程时制造线上延迟的方法，包括：为芯片间的每根引线添加一个延迟器件；根据芯片的封装制程设定一个参数，所述参数表示了基于所述封装制程中的芯片间的线长估算出的线上延迟的延迟值上限；根据传输的信号频率确定约束，所述约束表示了受到比特位宽度速率约束的延迟值上限；从所述参数和所述约束中取最小的值作为设定的延迟值上限；在0‑所述设定的延迟值上限的范围中随机选取一个值作为延迟值，并将其施加到延迟器件上。
- 一种电路器件的重叠检测方法、装置、计算机设备及介质-202310610887.5
- 王亮平;许荣峰;林哲民 - 深圳市奇普乐芯片技术有限公司;上海奇普乐芯片科技有限公司
- 2023-05-25 - 2023-09-29 - G06F30/398
- 本发明提供了一种电路器件的重叠检测方法、装置、计算机设备及介质。其中，该方法包括：获取待检测的电路；确定电路中各器件对应的区域，以及各区域中每个检测单元的标记信息，在一个器件对应的区域中，每个检测单元均标识有器件对应的标记信息，每个器件均唯一对应有一个标记信息；根据各检测单元中标记信息的数量，确定电路的重叠检测结果。通过本发明，对电路器件进行重叠检测，降低计算的时间复杂度，提高检测效率。
- 芯片布局优化方法及相关设备-202311064572.1
- 杨晓君;周飞;刘佳琳 - 芯行纪科技有限公司
- 2023-08-23 - 2023-09-29 - G06F30/398
- 本申请提供的一种芯片布局优化方法及相关设备。该方法，包括：获取芯片网表，根据所述芯片网表构建图结构网络，确定所述图结构网络中每条边的权重信息；根据所述权重信息对所述图结构网络中的每个节点进行至少一次采样，根据采样结果确定所述每个节点与其他节点之间的连接概率；将每个所述节点单独作为一类，根据任一类的类内信息熵和类间信息熵之间的关系进行类之间的合并，生成合并结果；其中，所述类内信息熵与所述类间信息熵通过所述连接概率确定；输出所述合并结果，以根据所述合并结果对芯片的布局进行优化。
- 集成电路的比对方法-202311075071.3
- 张丹东;盛仕达;王还红;张金辉 - 深圳国微福芯技术有限公司
- 2023-08-25 - 2023-09-29 - G06F30/398
- 本发明公开了一种集成电路的比对方法，包括：将需要进行对比的两个集成电路的版图分别分割为两两相互对应的多个分块；将相互对应的分块两两进行比较；若两个分块中的几何数据一致，则认为两个分块中的图形完全相同；若两个分块中的几何数据不一致，则将两个分块中的几何图形进行异或操作，并得到相应的比对结果，将所有图形的比对结果通过布尔或运算操作进行合并。本发明可以大大提高版图的比对效率。
- 可变芯片设计代码的注解区域重用显示方法、设备和介质-202310782818.2
- 张邦全 - 成都融见软件科技有限公司;上海合见工业软件集团有限公司
- 2023-06-29 - 2023-09-29 - G06F30/398
- 本发明涉及一种可变芯片设计代码的注解区域重用显示方法、设备和介质，包括步骤S1、将可视界面划分为第一显示区域和第二显示区域；步骤S2、获取D
- 专利分类
