[发明专利]堆叠半导体衬底之间的接触沟槽

摘要

第一半导体衬底层支撑第一晶体管，该第一晶体管包括由该衬底层的掺杂区域形成的第一源漏。第二半导体衬底层支撑第二晶体管，该第二晶体管包括由该衬底层的掺杂区域形成的第二源漏。该第二半导体衬底层被叠置于该第一半导体衬底层之上并且通过绝缘层与该第一半导体衬底层分隔开。金属布线从与用于该第一源漏的该掺杂区域的电接触延伸，通过该绝缘层，并且穿过该第二半导体衬底层中的电隔离结构以与用于该第二源漏的该掺杂区域进行电接触。该电隔离结构由沟槽隔离或该第二源漏的该掺杂区域本身中的一项形成。该隔离结构的厚度等于该第二半导体衬底层的厚度。

主权项

一种集成电路器件，包括：第一半导体衬底层；第一晶体管，所述第一晶体管形成于所述第一半导体衬底层之中及之上，所述第一晶体管包括由所述第一半导体衬底层中的掺杂区域形成的第一源漏；第二半导体衬底层；第二晶体管，所述第二晶体管形成在所述第二半导体衬底层之中及之上，所述第二晶体管包括由所述第二半导体衬底层中的掺杂区域形成的第二源漏；其中，所述第二半导体衬底层置于所述第一半导体衬底层之上并且通过中间绝缘层与所述第一半导体衬底层分隔开；以及第一金属布线，所述第一金属布线从与用于所述第一源漏的所述掺杂区域的电接触延伸，通过所述中间绝缘层，并且穿过用于所述第二源漏的所述掺杂区域并与之电接触。