[发明专利]开关装置以及点火装置有效

专利信息
申请号: 201710117590.X 申请日: 2017-03-01
公开(公告)号: CN107204365B 公开(公告)日: 2021-12-14
发明(设计)人: 石井宪一;逸见徳幸 申请(专利权)人: 富士电机株式会社
主分类号: H01L29/739 分类号: H01L29/739;H03K17/082;H03K17/567
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 金玉兰;王颖
地址: 日本神奈*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种在多芯片型点火器中保护控制电路的开关装置以及点火装置。开关装置,具备:引线框架(10);开关器件(30),其将下表面与引线框架(10)接触,并将该下表面的集电极与上表面的发射极之间进行开关;以及控制器件(50),其将下表面与引线框架(10)接触,并具有设置于上表面的控制开关器件(30)的控制电路以及从施加于引线框架(10)的过电压中保护控制电路的耐压结构部。本发明能够通过在控制器件(50)设置耐压结构部来保护控制电路。
搜索关键词: 开关 装置 以及 点火装置
【主权项】:
一种开关装置,其特征在于,具备:导电体;开关器件,其在第1面与所述导电体接触,并将所述第1面侧的第1端子与第2面侧的第2端子之间进行开关,所述第2面侧为所述第1面的相反侧;以及控制器件,其在第3面与所述导电体接触,且具有设置于第4面侧的所述开关器件的控制电路以及从施加于所述导电体的过电压中保护所述控制电路的第1耐压结构部,所述第4面侧为所述第3面的相反侧。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710117590.X/,转载请声明来源钻瓜专利网。

同类专利
  • 一种逆导型IGBT器件结构及其制备方法-202310895112.7
  • 徐涛 - 瑶芯微电子科技(上海)有限公司
  • 2023-07-20 - 2023-10-27 - H01L29/739
  • 本发明提供一种逆导型IGBT器件结构及其制备方法,调节注入层位于逆导型IGBT器件结构的漂移区上,第一导电类型的体区位于调节注入层上;多个所述栅结构沿水平方向间隔设置于体区中并向上延伸至体区外,栅结构两侧均设置有发射区;每个栅结构上设置有介电阻隔层;发射极层位于介电阻隔层上并填充发射区之间的空隙。本发明通过在逆导型IGBT的体区下侧注入氢离子,引入缺陷复合中心,控制局部区域的少子寿命,降低快恢复二极管的反向恢复电荷,减小反向恢复损耗;同时通过注入氢离子产生寄生的浅热施主杂质,在IGBT内部形成载流子存储层,改善空穴的浓度分布,降低饱和压降,有利于驱动负载并降低功耗。
  • 一种IGBT器件及其制备方法、电子装置-202311051566.2
  • 戴银;任文珍 - 绍兴中芯集成电路制造股份有限公司
  • 2023-08-18 - 2023-10-27 - H01L29/739
  • 本发明提供一种IGBT器件及其制备方法、电子装置,该器件包括:衬底,衬底包括第一区域与第二区域;基极区,位于第一区域与第二区域内,且自衬底的第一表面延伸至衬底中;栅极结构,位于第二区域内,且自衬底的第一表面延伸至衬底中并贯穿第二区域内的基极区;源区,位于第二区域内的基极区内,且自衬底的第一表面延伸至衬底中;存储区,位于第二区域内的基极区的下方;第一注入区,位于第二区域内,且自衬底的第二表面延伸至衬底内。本发明的IGBT器件及其制备方法、电子装置,第一区域内无栅极结构与存储区,能够加快反向恢复时的载流子抽取速度,进而减小反向恢复损耗,改善反向恢复特性,进而提高器件的性能,拓宽了应用范围。
  • 电力半导体元件、包括其电力半导体芯片及其制造方法-202211671720.1
  • 姜旻岐;禹赫;朴泰泳;李珠焕;赵善衡;尹成晥;金太阳 - 现代摩比斯株式会社
  • 2022-12-26 - 2023-10-27 - H01L29/739
  • 本发明公开电力半导体元件、包括其电力半导体芯片及其制造方法。根据本发明的一个实施例的电力半导体元件可包括:每一个配置成从半导体基板的第一面朝向与所述第一面相对的第二面凹陷(recess)的栅极电极;配置成与所述栅极电极配置的沟槽及各所述第一面相接,且包含第一导电型的掺杂物的发射区域;配置成与所述第二面相接,包含作为所述第一导电型的相反导电型的第二导电型的掺杂物的集电区域;包围所述沟槽的底面且沿所述沟槽的延伸方向朝向所述第二面延伸,包含所述第二导电型的掺杂物的浮置区域;以及在所述沟槽内配置于所述栅极电极之间的沟槽发射区域。根据本发明的电力半导体元件能够在保持耐压特性的同时提高工作稳定性。
  • 具有栅极连接栅格的垂直晶体管-202280019458.4
  • T·奈尔;H·德维利斯绸威尔;F·阿勒斯坦 - 半导体元件工业有限责任公司
  • 2022-02-15 - 2023-10-27 - H01L29/739
  • 在一个总体方面,一种半导体器件(100)可包括设置在半导体区的有源区(110)中的多个垂直晶体管段(200,300)。该多个垂直晶体管段可包括相应栅电极(206b,306b)。第一电介质(415,915,1015)可设置在该有源区上。导电栅格(130,230,330,430,630,930,1030)可设置在该第一电介质上。该导电栅格可以使用穿过该第一电介质形成的多个导电触点(430a,630a,930a,1030a)与相应栅电极电耦接。第二电介质(925)可设置在该导电栅格和该第一电介质上。导电金属层可设置在该第二电介质层上。该导电金属层可包括一部分(951),该部分使用穿过该第二电介质形成的通往该导电栅格的至少一个导电触点(930a)通过该导电栅格与相应栅电极电耦接。
  • 半导体装置以及半导体装置的制造方法-201910317942.5
  • 上马场龙;高桥彻雄;古川彰彦 - 三菱电机株式会社
  • 2019-04-19 - 2023-10-27 - H01L29/739
  • 本发明的目的在于,在将晶体管区域和二极管区域一起设置于一个半导体衬底之上的半导体装置中,在二极管的恢复动作时实现良好的耐受性。半导体基体(30)在IGBT区域(1)以及二极管区域(2)中具有n‑型漂移层(3),在IGBT区域(1)中具有:p型基极层(4),其形成于n‑型漂移层(3)之上;p+型扩散层(5)以及n+型发射极层(6),它们选择性地形成于p型基极层(4)之上,与p型基极层(4)相比p型杂质浓度高;以及栅极电极(9),其隔着栅极绝缘膜(8)与p型基极层(4)相对,在二极管区域(2)中具有形成于n‑型漂移层(3)之上的p‑型阳极层(19)。p+型扩散层(5)与p‑型阳极层(19)相比p型杂质浓度高,p+型扩散层(5)随着接近二极管区域(2)而变浅,且p型杂质浓度变小。
  • IGBT器件及其制造方法-202210366889.X
  • 范让萱;缪进征;王鹏飞;刘磊;龚轶 - 苏州东微半导体股份有限公司
  • 2022-04-08 - 2023-10-24 - H01L29/739
  • 本发明实施例提供的一种IGBT器件,包括n型半导体层,在所述n型半导体层内形成的:p型集电极区;位于所述p型集电极区之上的n型场截止区;位于所述n型场截止区之上的n型漂移区;延伸入所述n型漂移区内的若干个沟槽,所述沟槽包括上部的第一沟槽和下部的第二沟槽,所述第一沟槽的宽度大于所述第二沟槽的宽度;位于所述第二沟槽内的p型柱;位于所述第一沟槽内且位于所述p型柱上方的绝缘介质层;位于所述第一沟槽内且靠近所述第一沟槽的侧壁位置处的栅氧化层和栅极;位于相邻的所述第一沟槽之间的p型体区,位于所述p型体区内的n型发射极区;位于所述p型体区下方且位于相邻的所述沟槽之间的n型电荷存储区。
  • 功率半导体器件、功率半导体芯片及其制造方法-202211696554.0
  • 赵善衡;禹赫;朴泰泳;李珠焕;姜旻岐;尹成晥;金太阳 - 现代摩比斯株式会社
  • 2022-12-28 - 2023-10-24 - H01L29/739
  • 本公开涉及功率半导体器件、功率半导体芯片及其制造方法。该功率半导体器件包括:栅电极,从半导体基板的第一表面凹进至半导体基板的与第一表面相对设置的第二表面;发射器区域,包括第一导电类型的杂质,该发射器区域被设置为与设置有栅电极的沟槽和第一表面接触;收集器区域,包括与第一导电类型相对的第二导电类型的杂质,该收集器区域被设置为与第二表面接触;浮置区域,包括第二导电类型的杂质,该浮置区域在包围沟槽的底面的同时沿着沟槽的延伸方向朝向第二表面延伸;以及沟槽发射器区域,在沟槽中插入栅电极下方。
  • 半导体器件及其制造方法-201710794982.X
  • 松尾隆充;松浦仁;齐藤靖之;星野义典 - 瑞萨电子株式会社
  • 2017-09-06 - 2023-10-24 - H01L29/739
  • 本发明提供一种半导体器件及其制造方法。在有效区域(ACR)中,在沟槽(TRC)内配置有栅电极(GEL)。与栅电极(GEL)隔开距离地在沟槽(TRC)内配置有发射极电极(EEL)。在有效区域(ACR)形成有源极扩散层(SDR)和基极扩散层(BDR)。基极扩散层(BDR)的基极底部以发射极电极(EEL)侧的基极底部的部分位于比栅电极(GEL)侧的基极底部的部分深的位置的形态倾斜。接触部(CCN)的接触底部以与发射极电极(EEL)接触的接触底部的部分位于比与基极扩散层(BDR)接触的接触底部的部分深的位置的形态倾斜。
  • 半导体装置-201880035669.0
  • 田村隆博;小野沢勇一;高桥美咲;三塚要;尾崎大辅;兼武昭徳 - 富士电机株式会社
  • 2018-10-24 - 2023-10-24 - H01L29/739
  • 本发明提供半导体装置,其具有半导体基板,半导体基板具备二极管区、晶体管区和位于二极管区与晶体管区之间的边界区,边界区包括在半导体基板的正面侧的预先确定的深度位置从与二极管区邻接的端部起向晶体管区侧延伸设置的缺陷区,且边界区的至少一部分不具有在半导体基板的正面露出的第1导电型的发射区,晶体管区在夹在相邻的2个沟槽部之间且具有发射区的台面部中的最靠近边界区的台面部的下方不具有缺陷区。
  • 半导体装置-201980032573.3
  • 大仓康嗣 - 株式会社电装
  • 2019-03-27 - 2023-10-24 - H01L29/739
  • 在半导体装置中,第1金属层(22)形成在半导体衬底(21)的一面上。第1保护膜(23)在第1金属层上具有开口部(23a),以将第1金属层的端部覆盖的方式形成。在开口部(23a)中,在第1金属层上形成有第2金属层(24),在第2金属层上形成有防氧化层(25)。第2保护膜(26)具有开口部(26a),以将防氧化层的端部及第1保护膜覆盖的方式形成。并且,与防氧化层相比对第2保护膜的密接性高的密接部(27)与第2保护膜中的开口周缘部(26c)的下表面的一部分密接。
  • 半导体装置-202310181488.1
  • 御田村直树 - 富士电机株式会社
  • 2023-02-20 - 2023-10-20 - H01L29/739
  • 本发明提供一种半导体装置,其具备:多个沟槽部,其设置于半导体基板;台面部,其在所述半导体基板,设置于所述多个沟槽部之间;以及正面金属层,其设置于所述半导体基板的上方,所述多个沟槽部具有:栅极沟槽部,其具有栅极导电部和栅极绝缘膜;以及虚设沟槽部,其具有虚设导电部和虚设绝缘膜,所述正面金属层具有:上侧区域,其与邻接于所述虚设沟槽部的所述台面部的上表面接触;以及埋入区,其埋入于所述半导体基板,并与所述台面部的侧壁以及所述虚设导电部接触。
  • 沟槽栅IGBT器件及其制备方法-202311004147.3
  • 胡钰祺;陆珏 - 绍兴中芯集成电路制造股份有限公司
  • 2023-08-10 - 2023-10-20 - H01L29/739
  • 本发明提供了一种沟槽栅IGBT器件及其制备方法,所述沟槽栅IGBT器件包括:衬底,设有若干沟槽栅元胞,相邻沟槽栅元胞之间具有间隔区;第一导电类型发射区,由间隔区的衬底表面延伸至沟槽栅的底部,且第一导电类型发射区的两端分别与沟槽栅元胞的漂移区及源极连接;两个第二导电类型基区,设于第一导电类型发射区内且各自邻近两侧的沟槽栅,并由衬底表面延伸至沟槽栅的部分深度;两个第一导电类型集电区,各自设于两个第二导电类型基区内,且与沟槽栅电连接。本发明中,可通过在间隔区的第一导电类型发射区、第二导电类型基区及第一导电类型集电区形成类似晶体管结构,降低沟槽栅IGBT器件导通压降、关断时间及关断损耗。
  • 半导体器件及其制造方法-202310222416.7
  • 小西纲一 - 瑞萨电子株式会社
  • 2023-03-09 - 2023-10-20 - H01L29/739
  • 本公开涉及一种半导体器件及其制造方法,其中源极扩散层和基极扩散层形成在半导体衬底的位于沟槽栅极与沟槽发射极之间的区域中,该沟槽栅极和沟槽发射极彼此间隔开。沟槽发射极、基极扩散层和绝缘膜具有从第一主表面朝向第二主表面退后的凹槽。共用接触构件以接触凹槽的方式从第一主表面朝向第二主表面突出。根据半导体器件的上述结构,能够在关断期间有效地将载流子释放到发射极。
  • 半导体器件及其制造方法-201810380938.9
  • 田炅烨;郑修然;崔在光 - 三星电子株式会社
  • 2018-04-25 - 2023-10-20 - H01L29/739
  • 提供了一种制造半导体器件的方法。第一垂直结构和第二垂直结构形成在基板上。第二垂直结构紧邻第一垂直结构定位。绝缘层形成在第一和第二垂直结构之间的基板上。栅极金属和栅极电介质层形成在第一和第二垂直结构上。栅极金属、栅极电介质层和绝缘层的一部分被去除。一部分的基板被去除。栅极金属形成在第一和第二垂直结构上之后,该部分的基板被去除。
  • LIGBT、制备方法、智能功率模块、驱动电路及电器-202110796455.9
  • 兰昊;严允健 - 广东美的白色家电技术创新中心有限公司;美的集团股份有限公司
  • 2021-07-14 - 2023-10-20 - H01L29/739
  • 本发明公开了一种横向绝缘栅双极型晶体管、制备方法、智能功率模块、驱动电路及电器,通过对横向绝缘栅双极型晶体管的阳极结构进行设计,在第四掺杂区上方设置有第二栅结构,因此可以通过第二栅结构控制阳极的载流子通路。当横向绝缘栅双极型晶体管导通时,第二栅结构下方的第四掺杂区以及第五掺杂区正常向漂移区注入载流子,阳极不存在短路结构,因此可以避免横向绝缘栅双极型晶体管产生snapback现象;当横向绝缘栅双极型晶体管关断时,第二栅结构可以控制第四掺杂区表面反型,抽取漂移区以及第二掺杂区中的载流子,从而加速横向绝缘栅双极型晶体管的关断,进而降低了横向绝缘栅双极型晶体管的关断损耗。
  • 半导体装置及其制作方法-202310641261.0
  • 储金星;杨晶杰;周文杰 - 海信家电集团股份有限公司
  • 2023-05-31 - 2023-10-17 - H01L29/739
  • 本发明公开了一种半导体装置及其制作方法,包括:基体,基体具有第一主面及与第一主面相反侧的第二主面;第一导电型的漂移层,设于第一主面和第二主面之间;第二导电型的阱区层,与漂移层相比设于第一主面侧;第一导电型的发射极层,选择性地设于阱区层的第一主面侧;基体设有从第一主面将阱区层和发射极层贯穿而达到漂移层的栅极沟槽;在栅极沟槽内隔着栅极绝缘膜配置有栅极电极和屏蔽电极,屏蔽电极与栅极电极相比位于第二主面侧;栅极绝缘膜的位于屏蔽电极与栅极电极之间部分的厚度不变。根据本发明实施例的半导体装置不仅能够形成双栅结构,以减小开关损耗,并且能够有效抑制屏蔽电极与栅极电极之间的漏电流。
  • 半导体装置-202310641257.4
  • 储金星;杨晶杰 - 海信家电集团股份有限公司
  • 2023-05-31 - 2023-10-17 - H01L29/739
  • 本发明公开了一种半导体装置,包括:基体,具有第一主面及与所述第一主面相反侧的第二主面;第一导电型的漂移层,设于所述第一主面和所述第二主面之间;第二导电型的阱区层,与所述漂移层相比设于所述第一主面侧;第一导电型的发射极层,选择性地设于所述阱区层的所述第一主面侧;所述基体设置有从所述第一主面将所述阱区层和所述发射极层贯穿而达到所述漂移层的第一栅极沟槽,以及从所述第一主面将所述发射极层贯穿而达到所述阱区层的第二栅极沟槽;在所述第一栅极沟槽和所述第二栅极沟槽内均隔着栅极绝缘膜配置有栅极电极。根据本发明实施例的半导体装置能够增大Cge/Cgc比值,具有开关损耗小等优点。
  • 半导体器件及其制造方法-201810589501.6
  • 神田良 - 瑞萨电子株式会社
  • 2018-06-08 - 2023-10-17 - H01L29/739
  • 本申请涉及半导体器件及其制造方法。根据实施例,半导体器件1包括:包括上表面的半导体衬底50;沟槽电极22,设置在形成在上表面上的沟槽20内;以及沟槽绝缘膜21,设置在沟槽电极22和半导体衬底50之间。半导体衬底50包括:第一导电类型的第一半导体层,到达第一半导体层的沟槽电极22的下端;第二导电类型的深层19,部分地设置在第一半导体层上并且与沟槽绝缘膜21接触;第二导电类型的第二半导体层,设置在第一半导体层上和深层19上并且与沟槽绝缘膜21接触;以及第一导电类型的第三半导体层,设置在深层19之上的第二半导体层上。
  • 绝缘栅双极型晶体管及其制备方法-202311149652.7
  • 冯尹;张鹏 - 珠海格力电子元器件有限公司;珠海格力电器股份有限公司
  • 2023-09-07 - 2023-10-13 - H01L29/739
  • 本申请提供了一种绝缘栅双极型晶体管及其制备方法。该绝缘栅双极型晶体管结构包括:集电层,具有第一掺杂类型;漂移层,设置于集电层的一侧,且漂移层具有第二掺杂类型;栅极结构,设置于漂移层远离集电层的一侧;第一掺杂层,接触设置于漂移层远离集电层的一侧,第一掺杂层包括第一部分和第二部分,第一部分和第二部分之间具有第一间隔区域,第一间隔区域位于栅极结构靠近漂移层的一侧,且第一掺杂层具有第一掺杂类型;第二掺杂层,第二掺杂层在第一掺杂层上的投影位于第一间隔区域两侧,分别与栅极结构和第一掺杂层接触设置,且第二掺杂层具有第二掺杂类型;发射层,接触设置于第一掺杂层远离漂移层的一侧,且发射层具有第一掺杂类型。
  • 半导体装置-201780094516.9
  • 大佐贺毅;阿多保夫 - 三菱电机株式会社
  • 2017-09-07 - 2023-10-13 - H01L29/739
  • 半导体装置(10)在N型漂移层(1)的上表面侧具有P型阱层(2)、N型发射极层(3)、栅极绝缘膜(4)以及栅极电极(5a、5b),在N型漂移层(1)的下表面侧具有N型缓冲层(6)、P型集电极层(7)、N++型层(8)。N++型层(8)在N型缓冲层(6)内局部地形成。N++型层(8)的杂质浓度高于N型缓冲层(6)的杂质浓度,并且N++型层(8)具有大于或等于P型集电极层(7)的杂质浓度的杂质浓度。
  • 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管-202010323101.8
  • 张龙;龚金丽;祝靖;杨兰兰;孙伟锋;时龙兴 - 东南大学
  • 2020-04-22 - 2023-10-13 - H01L29/739
  • 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管,该半导体具备:在P型衬底上设有有埋氧层,在埋氧层上方设有N型漂移区,其上有P型体区、场氧层和集电极区,在P型体区内设有相连的P阱,在P阱内设有P型发射极区,在P型发射极区上设有N型发射极区,在P型体区、P阱、P型发射极区、场氧层和集电极区上方设有氧化层,在场氧层与氧化层之间设有多晶硅栅且延伸至P阱的上方,在P阱、P型体区与多晶硅栅之间设有栅氧化层,所述集电极区包括设在N型漂移区内且被N型漂移区隔离的重掺杂的N型集电极区和轻掺杂的N型集电极区,在重掺杂的N型集电极区内设有轻掺杂的P型集电极区,在轻掺杂的N型集电极区内设有重掺杂的P型集电极区。
  • 一种具有低米勒电容的IGBT器件-201810961207.3
  • 牛博;陈钱;张金平;姜梅 - 江苏中科君芯科技有限公司
  • 2018-08-22 - 2023-10-13 - H01L29/739
  • 本发明涉及一种具有低米勒电容的IGBT器件,其栅极多晶硅体包括屏蔽栅以及控制栅;所述控制栅与下方的第二导电类型体区、第一导电类型源区交叠,屏蔽栅位于第二类型体区之间;屏蔽栅氧化层呈T型,屏蔽栅氧化层的下部伸入第一导电类型漂移区内,控制栅邻近屏蔽栅的端部位于屏蔽栅氧化层上;在所述第一导电类型漂移区上方还设置发射极金属,所述发射极金属与第二导电类型体区、第一导电类型源区以及屏蔽栅欧姆接触,且发射极金属通过绝缘介质层与控制栅绝缘隔离。本发明结构紧凑,能有效降低IGBT器件的米勒电容,提高IGBT开关速度,从而降低IGBT器件的功耗,安全可靠。
  • 一种IGBT器件及其制备工艺-202311064440.9
  • 吴小利;王海军 - 上海擎茂微电子科技有限公司
  • 2023-08-23 - 2023-10-10 - H01L29/739
  • 本申请公开了一种IGBT器件及其制备工艺,涉及半导体器件领域。其结构包括:N型衬底,P型多晶硅,N型多晶硅区域,ILD氧化层和发射极金属;所述衬底上刻蚀有浅沟槽,所述沟槽填充有P型多晶硅,所述N型衬底上形成有P阱区域和P型多晶硅栅区域,所述P阱区域形成有P型多晶硅填孔,所述P型多晶硅填孔与所述P型多晶硅栅区域之间形成发射极;所述N型多晶硅为表面被反型的N型多晶硅,所述N型多晶硅形成发射极的N型接触;所述ILD氧化层为所述N型多晶硅与所述发射极金属之间的电绝缘层;所述发射极金属填充所述ILD氧化层区域并覆盖其表面。本申请提供的IGBT器件及其制备工艺,可以改善平面IGBT的栅源短路失效。
  • 一种逆阻IGBT的终端结构-202010102670.X
  • 吴郁;李龙飞;王立昊;孙婉茹 - 北京工业大学
  • 2020-02-19 - 2023-10-10 - H01L29/739
  • 一种逆阻IGBT的终端结构属于半导体领域,目前存在的终端面积过大,成本过高的现状,并且影响芯片的散热。针对这种情况提出了一种能够减小终端面积且不影响它耐压能力的终端结构。其特征在于:n环数量为一个;n环的两侧各有30—45个p环,且p环的峰值浓度大于1e18;两个p环之间引入了垂直于p环的n型和p型条形区,且构成的pn结垂直于p环;芯片的最外侧引入p型隔离区。垂直于p环的n型和p型条形区的峰值浓度小于1e16,且n型或p型条形区的宽度在2μm‑3μm。通过本项终端结构技术芯片的面积可以减少40%左右。
  • 一种自对准微沟槽结构及其制备方法-202311076189.8
  • 马克强;王思亮;杨柯;李睿;刘粮恺;胡敏;向奕 - 成都森未科技有限公司
  • 2023-08-25 - 2023-10-03 - H01L29/739
  • 本发明涉及一种自对准微沟槽结构及其制备方法,微沟槽结构包括:具有相对的第一表面和第二表面的衬底,布置于衬底的第一表面的第一半导体;若干开设于第一半导体和衬底的栅极沟槽;覆盖栅极沟槽内表面的第一绝缘介质层以及布置在栅极沟槽内的第一导电层,与第一导电层绝缘隔离的第二导电层,其中,布置在若干栅极沟槽内的第一导电层以并行方式排列布置,第二导电层和第一半导体通过设置在栅极沟槽之间并与第一半导体对齐布置的金属电极接触孔来实现连接。本申请的微沟槽结构及其制备方法用于解决微沟槽结构的自对准及对准调整问题,适用于微沟槽栅IGBT,可通过自对准工艺和硬质掩膜工艺来制备自对准的微沟槽结构并提升器件的可制造性。
  • 一种逆导型IGBT器件及其制备方法-202310819974.1
  • 李豪;张杰 - 上海陆芯电子科技有限公司
  • 2023-07-06 - 2023-10-03 - H01L29/739
  • 本发明公开了一种逆导型IGBT器件及其制备方法。该器件包括:元胞区、环绕元胞区的终端区以及至少部分环绕终端区的N型集电区;N型缓冲层;设置于N型缓冲层一侧的N型漂移层;设置于N型漂移层远离N型缓冲层一侧的N型发射极和N型集电极,N型发射极位于元胞区,N型集电极位于N型集电区;P型集电极,设置于N型缓冲层远离N型漂移层的一侧;导电结构连接于N型集电极和P型集电极之间,导电结构用于将N型集电极与P型集电极电连接,以实现逆导功能。本发明实施例的技术方案采用常规IGBT器件的制备工艺及设备,无需进行背面光刻工艺,有效降低了逆导型IGBT器件的工艺制造难度。
  • 半导体装置-201910886047.5
  • 佐藤克己 - 三菱电机株式会社
  • 2019-09-19 - 2023-10-03 - H01L29/739
  • 本发明涉及半导体装置,常关的第一栅极沟道区域(56)在第一主面侧,设置于p基极(42)中的n基极(41)和与发射极电极(50)连接的n发射极(43)之间的区域。第一栅极沟道区域(56)通过第一栅极电极(48)的电压对通断进行控制。在第二主面侧,通过与集电极电极(51)电连接的n集电极(52)、n基极(41)之间的n型区域而设置常开的第二栅极沟道区域(53)。第二栅极沟道区域(53)通过第二栅极电极(54)的电压对通断进行控制。
  • 半导体装置以及半导体电路-202210804669.0
  • 末代知子;岩鍜治阳子;下条亮平 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-07-08 - 2023-09-29 - H01L29/739
  • 实施方式提供半导体装置以及半导体电路,其包含具有IGBT和二极管的RC‑IGBT,能够减少导通损失。实施方式的半导体装置具备:晶体管区域,其包含第一沟槽、设于第一沟槽之中的第一栅极电极、第二沟槽、设于第二沟槽之中的第二栅极电极、第三沟槽和设于第三沟槽之中的第三栅极电极;二极管区域,其包含第五沟槽和设于第五沟槽之中的导电层;边界区域,其包含第四沟槽和设于第四沟槽之中的第四栅极电极,设于晶体管区域与二极管区域之间;第一电极焊盘,其与第一栅极电极电连接;第二电极焊盘,其与第二栅极电极电连接;以及第三电极焊盘,其与第三栅极电极以及第四栅极电极电连接。
  • 半导体装置以及半导体电路-202210811220.7
  • 岩鍜治阳子;末代知子;下条亮平 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-07-11 - 2023-09-29 - H01L29/739
  • 实施方式提供能够减少开关损失的半导体装置以及半导体电路。实施方式的半导体装置具备:第一沟槽;第一栅极电极,被设于第一沟槽之中;第二沟槽;第二栅极电极,被设于第二沟槽之中;第三沟槽;第三栅极电极,被设于第三沟槽之中;第一电极焊盘,与第一栅极电极电连接;第二电极焊盘,与第二栅极电极电连接;以及第三电极焊盘,与第三栅极电极电连接,其特征在于,与第三沟槽相接且与第三栅极电极对置的导电型半导体区域的厚度比与第一沟槽相接且与第一栅极电极对置的导电型半导体区域的厚度薄,与第三沟槽相接且与第三栅极电极对置的导电型半导体区域的厚度比与第二沟槽相接且与第二栅极电极对置的导电型半导体区域的厚度薄。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top