[发明专利]在通信接收器中降低伪前序检测的系统和方法有效
| 申请号： | 201710084817.5 | 申请日： | 2017-02-17 |
| 公开（公告）号： | CN107094071B | 公开（公告）日： | 2020-11-10 |
| 发明（设计）人： | M·K·卡恩;K·J·穆尔瓦内;P·P·E·奎兰;S·奥马哈尼 | 申请（专利权）人： | 亚德诺半导体集团 |
| 主分类号： | H04L5/00 | 分类号： | H04L5/00;H04L7/00;H04B17/29 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 申发振 |
| 地址： | 百慕大群岛(*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及在通信接收器中降低伪前序检测的系统和方法。设备，包括：信号检测电路，确定连续检测的边缘信号之间的计数器到达的计数，以提供指示是否连续检测的边缘信号被至少规定的时间间隔彼此分离；时钟电路，产生时钟信号脉冲对应于提供指示发生连续检测的边缘信号，所述边缘信号均分离之前连续的至少规定的时间间隔的边缘信号；相匹配电路，被构造以使产生的时钟信号脉冲对齐检测的边缘信号；以及图案匹配电路，取样和产生的时钟信号脉冲对齐的检测的边缘信号的序列，以检测数据包。 | ||
| 搜索关键词： | 通信 接收器 降低 伪前序 检测 系统 方法 | ||
【主权项】：
用于在提供时钟和数据恢复的系统的通信接收器中降低包数据误检的设备，所述设备包括：信号检测构件，包括计数器构件，被构造以确定连续检测的边缘信号之间的计数器到达的计数，以提供指示是否连续检测的边缘信号被至少规定的时间间隔彼此分离；时钟电路，产生时钟信号脉冲对应于提供指示连续检测的边缘信号，所述边缘信号彼此分离至少规定的时间间隔；相匹配电路，被构造以使产生的时钟信号脉冲对齐检测的边缘信号；以及图案匹配构件，被构造以匹配和产生的时钟信号脉冲对齐的检测的边缘信号的序列，以检测数据包。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于亚德诺半导体集团，未经亚德诺半导体集团许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710084817.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种带有防辐射层的针织面料
- 下一篇：一种耐用手机保护膜
