[发明专利]半导体存储器件有效

专利信息
申请号: 201710056333.X 申请日: 2017-01-25
公开(公告)号: CN107610731B 公开(公告)日: 2021-07-13
发明(设计)人: 朴元善 申请(专利权)人: 爱思开海力士有限公司
主分类号: G11C8/10 分类号: G11C8/10;G11C8/12
代理公司: 北京弘权知识产权代理有限公司 11363 代理人: 任静;李少丹
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本文提供一种半导体存储器件。半导体存储器件包括:存储单元阵列,所述存储单元阵列包括多个存储块;电压发生电路,被配置为产生多个操作电压;解码器电路,被配置为响应于顺序输入的串行的数据信号来将所述多个操作电压传送到所述存储单元阵列;以及控制逻辑,被配置为响应于命令来产生所述数据信号、内部地址信号和内部时钟信号。
搜索关键词: 半导体 存储 器件
【主权项】:
一种半导体存储器件,包括:存储单元阵列,所述存储单元阵列包括多个存储单元;电压发生电路,被配置为产生多个操作电压;解码器电路,被配置为响应于顺序输入的串行的数据信号来将所述多个操作电压传送到所述存储单元阵列;以及控制逻辑,被配置为响应于命令来产生所述数据信号、并行的内部地址信号和内部时钟信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710056333.X/,转载请声明来源钻瓜专利网。

同类专利
  • 双端读写的存储装置-202310935176.5
  • 季金华;刘金陈;刘湖云 - 合芯科技(苏州)有限公司;合芯科技有限公司
  • 2023-07-27 - 2023-10-17 - G11C8/10
  • 本申请提供一种双端读写的存储装置,包括:放大模块、第一开关单元、第二开关单元、第三开关单元、地址译码电路、写入位线、互补写入位线、读出驱动电路和读出位线,第一开关单元与写入位线和放大模块的第一端连接,第一开关单元的控制端连接地址译码电路,第一开关单元包括第一PMOS管,第二开关单元与互补写入位线和放大模块的第二端连接,第二开关单元的控制端连接地址译码电路,第二开关单元包括第二PMOS管,读出驱动电路的输入端连接存储节点,读出驱动电路的控制端连接地址译码电路,读出驱动电路的输出端连接读出位线。
  • 存储器的行译码器-201910960358.1
  • 戴瑾;何伟伟;吕玉鑫;叶力 - 上海磁宇信息科技有限公司
  • 2019-10-10 - 2023-10-03 - G11C8/10
  • 本申请提供一种存储器的行译码器,其主要结构在于,选择译码器、前置译码器与主译码器为多对多译码器结构,选择译码器与前置译码器受控于放电信号控制线以进行选址信号的输出或清除,驱动模块设置于选择译码器的输出端以调节所有字线驱动电路的选址与读/写控制电位,其各个输出连接对应字线驱动电路。通过选择译码器、前置译码器与主译码器依据输出选址信号,结合驱动模块转换读/写操作电位,及延迟模块协调多个信号传输电路的信号延迟,在缩减组件架构的行译码器结构下,实现字线驱动电路对字线数据的选择和控制。此行译码器具有结构简单、制造成本低、可靠性高等优点。
  • 生成存储器地址数据的方法、计算机可读存储介质及设备-202010423910.6
  • 龙光腾;张利霞;褚银焕 - 长鑫存储技术有限公司
  • 2020-05-19 - 2023-09-01 - G11C8/10
  • 本公开是关于一种生成存储器地址数据的方法、计算机可读存储介质与计算机设备,该生成存储器地址数据的方法包括:预设物理地址与行、列以及库之间的映射关系,确定所述行、列及库对应所述物理地址的位;取预设数量的值作为设定数据,所述预设数量与存储器的信号地址线数量相同;获取命令真值表,所述命令真值表用于定义所述物理地址的位与命令的关系;根据所述命令真值表与所述设定数据确定所述行、列及库的值;根据所述行、列及库的值与所述映射关系,生成地址数据。本公开提供的生成存储器的地址数据的方法,能够对CA信号实现精准控制,提高存储器的训练、测试及验证等结果的可靠性。
  • 地址译码电路、存储器及控制方法-202210039196.X
  • 谷银川 - 长鑫存储技术有限公司
  • 2022-01-13 - 2023-07-25 - G11C8/10
  • 本申请提供一种地址译码电路、存储器及控制方法,包括:存储组对应的译码单元;所述译码单元包括:多个第一与非门,每一所述第一与非门的输出的地址选择信号用于控制与所述译码单元对应的存储组中对应的存储块;所述第一与非门的第一输入端,连接该第一与非门对应的存储块的地址信号;所述第一与非门的第二输入端,连接第二与非门或第三与非门的输出端;所述第二与非门的第一输入端连接使能信号,所述第二与非门的第二输入端连接控制信号;所述第三与非门的第一输入端连接所述使能信号,所述第三与非门的第二输入端连接所述控制信号的反相信号。当存储器的部分地址失效时,可对存储器进行灵活降容,从而避免存储器无法使用。
  • 地址解码器及包括其的半导体存储器件-201811036726.5
  • 闵进庸 - 爱思开海力士有限公司
  • 2018-09-06 - 2023-07-25 - G11C8/10
  • 本申请公开了一种地址解码器及包括其的半导体存储器件,这涉及用于被配置为对列地址进行解码的解码电路的技术。地址解码器包括预解码器和列解码器。预解码器通过对列地址进行解码来将多个预解码信号划分为至少一个列地址组,输出针对每个组的预解码信号,并且输出为来自多个预解码信号之中的第一预解码信号组的反相信号的第二预解码信号组。列解码器通过以由第一预解码信号组和第二预解码信号组来控制金属氧化物半导体(MOS)晶体管的操作的方式对多个预解码信号进行解码来输出列选择信号。
  • 非易失性存储器装置及其操作方法以及控制逻辑-201710934299.1
  • 南尚完;边大锡;尹治元 - 三星电子株式会社
  • 2017-10-10 - 2023-07-25 - G11C8/10
  • 提供了非易失性存储器装置及其操作方法以及控制逻辑。所述非易失性存储器装置包括结合到包含串的存储器单元阵列的控制逻辑。控制逻辑被配置为在用于从被选择的串感测数据的感测操作的设置间隔期间控制被施加到未选择的串选择线的第一弱导通电压和被施加到未选择的地选择线的第二弱导通电压。未选择的串选择线和未选择的地选择线分别连接到同一个未选择的串的串选择晶体管和地选择晶体管。被选择的串和未选择的串共同连接到同一条位线。第一弱导通电压和第二弱导通电压分别小于未选择的串中的串选择晶体管和地选择晶体管的阈值电压。
  • 一种解码器及其解码方法-202310238658.5
  • 王琳 - 长鑫存储技术有限公司
  • 2023-03-14 - 2023-06-02 - G11C8/10
  • 本公开实施例提供一种解码器及其解码方法。该解码方法用于解码得到目标数据将要写入存储单元阵列内的目标存储单元的地址,地址包括行指示符和列指示符,该解码方法包括:接收目标数据,目标数据位于目标数据集中的第N位;根据存储单元阵列的列数量M和目标数据在目标数据集中对应的位数N,确定目标数据将要写入的目标存储单元的行指示符和列指示符;其中,N为大于或等于1的任意正整数,M为大于1的任意正整数。本公开实施例提供的解码方法可以根据存储单元阵列的列数量M和目标数据在目标数据集中对应的位数N,解码得到任意写入数据(即,目标数据)将要写入的存储单元的行指示符和列指示符。
  • 用于存储器装置的半频电路的经合并命令解码器-202210965862.2
  • N·S·斯里拉姆;K·马组德尔 - 美光科技公司
  • 2022-08-12 - 2023-05-05 - G11C8/10
  • 本公开涉及用于存储器装置的半频电路的经合并命令解码器。一种存储器装置包含经配置以经由多个命令地址位从主机装置接收命令的命令接口。所述存储器装置还包含经配置以接收所述命令及确定所述命令是否匹配对应于多个命令类型的位模式的经合并命令解码器。所述经合并命令解码器还经配置以响应于所述命令匹配所述位模式而断言锁存信号。所述存储器装置还包含经配置以至少部分基于所述锁存信号的断言捕获所述多个命令地址位的锁存器。
  • 用于存储器的冗余阵列列解码器-201780054559.4
  • D·维梅尔卡蒂;郭欣伟 - 美光科技公司
  • 2017-08-21 - 2023-04-18 - G11C8/10
  • 本发明涉及用于存储器的冗余阵列列解码器。描述用于存储器阵列中的冗余的方法、系统及设备。存储器阵列可包含相对于所述阵列的其它存储器单元的一些冗余存储器单元。如果发现另一存储器单元在某种程度上存在缺陷,就可使用此类冗余存储器单元;例如,在制造所述阵列之后且在部署之前,可识别影响特定存储器单元的所述阵列的部分中的缺陷。可将存储器单元指定为所述阵列的众多其它存储器单元的冗余单元,使得所述阵列中的冗余单元的总数目在所述阵列的总单元数目中的分率相对较小。切换组件的配置可允许以支持众多其它单元的冗余的方式操作冗余单元且可在存取冗余单元时限制对邻近单元的干扰。
  • 解码器、解码器的操作方法和包括该解码器的存储器系统-201910522381.2
  • 金大成 - 爱思开海力士有限公司
  • 2019-06-17 - 2023-04-07 - G11C8/10
  • 本发明涉及一种解码器的操作方法,可包括:对目标数据块执行第一子解码操作;对候选块和芯片猎杀块执行第二子解码操作;执行第三子解码操作以确定全局校验节点;根据全局校验节点执行第四子解码操作,以推断并更新目标数据块的局部变量节点和失败数据块的局部变量节点;并且基于更新的局部变量节点的分量,来以设置的次数执行重复操作,该重复操作将第一子解码操作至第四子解码操作重复一次。
  • 译码驱动电路及存储芯片-202110981627.X
  • 尚为兵;武贤君;李明浩 - 长鑫存储技术有限公司
  • 2021-08-25 - 2023-03-03 - G11C8/10
  • 本申请涉及一种译码驱动电路及存储芯片,译码驱动电路包括多个子驱动单元及译码控制模块,所述子驱动单元用于根据电源电压信号、第一译码输入信号和中间译码输出信号生成主字线驱动信号;所述译码控制模块与多个所述子驱动单元连接,用于根据使能控制信号及第二译码输入信号生成所述中间译码输出信号;其中,在所述中间译码输出信号为第一状态期间,所述主字线驱动信号为不驱动状态。本申请能够在不减少存储阵列区的存储容量的前提下,减小行译码电路中译码驱动电路的体积,以有效减小半导体存储芯片外围电路区的体积,从而能够相对提高半导体存储芯片单位面积的存储容量。
  • 译码驱动电路及存储芯片-202110983327.5
  • 尚为兵;武贤君;李明浩 - 长鑫存储技术有限公司
  • 2021-08-25 - 2023-03-03 - G11C8/10
  • 本申请涉及一种译码驱动电路及存储芯片,译码驱动电路包括电源控制模块、多个子驱动单元及若干个译码控制模块,电源控制模块用于根据控制信号生成不同电压幅值的电源电压信号;子驱动单元用于根据电源电压信号、第一译码输入信号和中间译码输出信号生成主字线驱动信号;所述译码控制模块与多个所述子驱动单元连接,用于根据使能控制信号及第二译码输入信号生成所述中间译码输出信号。本申请能够在不减少存储阵列区的存储容量的前提下,根据存储阵列区不同工作状态下的耗能需求提供对应状态的主字线驱动信号,以实现对行译码电路中多个本地字线驱动电路的控制,有效提高译码驱动电路及其后级驱动电路的节能性。
  • 译码驱动电路及其方法、字线译码电路及半导体存储器-202110972631.X
  • 尚为兵;武贤君;李明浩 - 长鑫存储技术有限公司
  • 2021-08-24 - 2023-02-28 - G11C8/10
  • 本申请实施例提供了一种译码驱动电路及其方法、字线译码电路及半导体存储器,该译码驱动电路包括至少一个译码驱动单元,译码驱动单元包括第一级驱动电路和第二级驱动电路;其中,第一级驱动电路,用于接收使能控制信号、译码输入信号和驱动控制信号,并根据使能控制信号、驱动控制信号和译码输入信号,生成第一驱动信号和第二驱动信号;第二级驱动电路,用于根据第一驱动信号和第二驱动信号,生成目标字线驱动信号。这样,本申请实施例提供一种新的译码驱动电路,该译码驱动电路根据驱动控制信号对译码输入信号进行两级放大,不仅能够提高电路效率,而且节省电路面积,同时还能够提高DRAM的性能。
  • 半导体装置-201811020591.3
  • 池晸焕;李相昊;郑湖燉;全焌弦 - 爱思开海力士有限公司
  • 2018-09-03 - 2023-02-03 - G11C8/10
  • 半导体装置可以包括单位存储区域、第一列主解码器、第二列主解码器和控制电路。单位存储区域可以包括多个子存储区域。第一列主解码器和第二列主解码器可以被配置为接收和解码列预解码信号,并且被配置为生成用于控制多个子存储区域的相应的第一半和第二半的列访问的相应的列选择信号。控制电路可以被配置为基于第一列主解码器或第二列主解码器到多个子存储区域中要被使能的子存储区域的接近度来将列预解码信号提供给第一列主解码器或第二列主解码器。
  • 基于非易失性存储器的快速读取方法、装置、设备及存储介质-202211206279.X
  • 郑源 - 华东师范大学
  • 2022-09-29 - 2022-12-27 - G11C8/10
  • 本申请公开了基于非易失性存储器的快速读取方法、装置、设备及存储介质,涉及存储器技术领域,其包括获取所需读取数据在存储器中的预设地址信息,并对所述预设地址信息进行译码以获得预设译码信息;基于所述预设译码信息确定对应的存储单元地址;对存储器中各个存储单元的存储状态进行检测,判断各个存储单元的存储状态是否正常;若所述存储单元地址处于预设选定地址内,对预设参考值的阈值进行调整以得到动态判断参考值;对所述存储单元加载输入信号,以获取存储单元输出的判断信号;将所述存储单元输出的判断信号的数值范围与所述动态判断参考值进行比对,读出所述存储单元内存储的数据内容。本申请具有提高存储数据内容判断的准确性的效果。
  • 存储器装置及其操作方法-202110596822.0
  • 林永丰;罗思觉;叶腾豪;吕函庭 - 旺宏电子股份有限公司
  • 2021-05-28 - 2022-11-22 - G11C8/10
  • 本公开提供了一种存储器装置与其操作方法。存储器装置包括:一存储器阵列;一译码电路,耦接至该存储器阵列,该译码电路包括多个第一晶体管、多个第二晶体管,与多个反相器,所述多个第一晶体管与所述多个第二晶体管为成对;以及一控制器,耦接至该译码电路,其中,成对的所述多个第一晶体管与所述多个第二晶体管的每对所述第一晶体管与所述第二晶体管分别耦接至所述多个反相器之一,以及分别耦接至多条区域位线之一或多条区域源极线之一;所述多个第一晶体管耦接至一整体位线;以及所述多个第二晶体管耦接至一整体源极线。
  • 存储器装置中的薄膜晶体管层叠选择-202210514004.6
  • D·维梅尔卡蒂;F·A·席赛克-艾吉 - 美光科技公司
  • 2022-05-11 - 2022-11-22 - G11C8/10
  • 本申请案是针对存储器装置中的薄膜晶体管层叠选择。存储器装置可包含布置在形成于衬底上方的层叠堆叠中的存储器阵列,及分布在所述层之间以利用共用的基于衬底的电路系统的层叠选择组件。例如,所述堆叠的每一存储器阵列可包含对应层叠的一组数字线,及可操作以将所述组数字线与在多个层叠之间共享的列解码器耦合的层叠选择电路系统。为了存取一个层叠上的所选择存储器阵列的存储器单元,可各自激活对应于所述存储器阵列的所述层叠选择电路系统,而可去激活对应于另一层叠上的非所选择存储器阵列的所述层叠选择电路系统。所述层叠选择电路系统,例如晶体管,可利用薄膜制造技术,例如用于形成垂直晶体管的各种技术。
  • 命令控制电路及方法、命令译码电路、设备-202110530351.3
  • 范习安 - 长鑫存储技术有限公司
  • 2021-05-14 - 2022-11-15 - G11C8/10
  • 本公开是关于一种命令控制电路、命令控制方法、命令译码电路、电子设备,涉及集成电路技术领域。该命令控制电路包括:第一锁存器,用于在第一时钟时,锁存第一周期信号;命令控制模块,用于根据第二时钟下的片选信号和锁存的所述第一周期信号,控制第二周期信号的锁存功能开启或关闭。本公开提供一种在执行命令译码过程中减少资源浪费的方法。
  • 存储器及存储装置-202210592393.4
  • 郑钟倍 - 武汉新芯集成电路制造有限公司
  • 2022-05-27 - 2022-09-06 - G11C8/10
  • 本申请公开了一种存储器及存储装置,该存储器包括字线、字线译码器、第一电源模块以及电源选择模块,通过第一电源模块为全局字线子译码部、字线电压驱动部提供一路电源电压,电源选择模块为字线电压驱动部提供另一路电源电压,不仅实现了两路电源电压的独立供电,而且电源选择模块提供至字线电压驱动部的另一路电源电压可以实现独立调整,能够通过电源选择模块缩短字线电压驱动部输出的电位变化时间,同时也缩短了字线的电位变化时间,进而提高了存储器的工作效率。
  • 用于针对拐角转变的经修改解码的设备和方法-201780012070.0
  • G·基尔希;M·斯特德曼 - 美光科技公司
  • 2017-02-14 - 2022-07-22 - G11C8/10
  • 本公开的实例提供用于使用经修改解码执行拐角转变的设备和方法。实例设备可包括:存储器单元阵列;以及解码电路,其耦合到所述阵列且包含经配置以修改对应于至少一个数据元素的与对所述至少一个数据元素执行拐角转变操作相关联的地址的逻辑。所述逻辑可经配置以根据列选择组件修改对应于所述至少一个数据元素的所述地址。
  • 用于低电压的列译码电路-202010210637.9
  • 王鑫 - 上海华虹宏力半导体制造有限公司
  • 2020-03-24 - 2022-06-21 - G11C8/10
  • 本申请公开了一种应用于低电压的列译码电路,涉及存储器技术领域。该用于低电压的列译码电路至少包括反相器、PMOS管和NMOS管;反相器的输出端与第一PMOS管、第一NMOS管连接;第一PMOS管与第一NMOS管连接后与第二NMOS管连接,第二NMOS管连接灵敏放大器、存储单元;第一PMOS管与第二PMOS管连接,第一NMOS管与第三NMOS管连接,第二PMOS管的栅极接第一电压,第三NMOS管的栅极接第二电压,第一电压与第二电压相反;解决了现有的列译码电路在低电压应用中结构面积大、功耗高的问题;达到了既不增加额外的电容或高压产生电路,也不增加额外功耗,实现低电压下列译码电路正常工作的效果。
  • 存储器控制方法、存储器存储装置及存储器控制电路单元-201811523596.8
  • 林纬;许祐诚;陈思玮;杨宇翔 - 群联电子股份有限公司
  • 2018-12-13 - 2022-05-31 - G11C8/10
  • 本发明的范例实施例提供一种存储器控制方法、存储器存储装置及存储器控制电路单元。所述方法包括:经由第一读取电压电平从可复写式非易失性存储器模块的第一存储单元读取第一数据;由解码电路解码第一数据;经由第二读取电压电平从第一存储单元读取第二数据;根据第一数据的第一数据状态与第二数据的第二数据状态获得可靠度信息,其中第一数据状态与第二数据状态反映第一数据的第一比特值不同于第二数据的第二比特值;以及由解码电路根据可靠度信息解码第二数据。
  • 具极性转变能力的多路复用解码器-202080070991.4
  • N·J·希罗奇卡;崔铭栋;J·E·克林 - 美光科技公司
  • 2020-10-22 - 2022-05-27 - G11C8/10
  • 一种集成电路存储器装置中的解码器具有:正区段,其具有第一输入线;负区段,其具有第二输入线;及输出线,其从所述正区段及所述负区段两者连接到连接到存储器单元的电压驱动器。所述正区段及所述负区段通过极性控制信号来控制。当所述极性控制信号指示正极性时,所述正区段根据在所述第一输入线中接收的信号驱动所述输出线;且当所述极性控制信号指示负极性时,所述负区段根据在所述第二输入线中接收的信号驱动所述输出线。
  • 一种基于8T SRAM内存内行列双向的减法计算电路结构-202111390098.2
  • 彭春雨;高荣争;朱志国;吴秀龙;蔺智挺;陈军宁 - 安徽大学;合肥市微电子研究院有限公司
  • 2021-11-22 - 2022-04-15 - G11C8/10
  • 本发明公开了一种基于8T SRAM内存内行列双向的减法计算电路结构,包括:整体时序控制模块、行地址译码模块、列地址译码模块、行字线选择模块、列字线选择模块、SRAM存储阵列、行输出模块和列输出模块;行地址译码模块与行字线选择模块相连,列地址译码模块与列字线选择模块相连,行字线选择模块、列字线选择模块、行输出模块和列输出模块分别与SRAM存储阵列相连;通过调整8管SRAM单元的字线传输管的宽长比控制单元权重,实现减法计算。本发明可以实现8T SRAM内存内的行减法和列减法计算,减少了传输过程的消耗,使功耗大幅降低,而且能够在减法计算时使所有SRAM单元的字线同时开启并行计算,大大提高了计算时数据的吞吐率。
  • 一种基于AES存内译码的查表电路、存储器和方法-202111078741.8
  • 张悦;王进凯;王宏羽;赵巍胜 - 北京航空航天大学
  • 2021-09-15 - 2022-01-11 - G11C8/10
  • 本发明实施例提供了一种基于AES存内译码的查表电路、存储器和方法,所述电路包括:电压/时间差转换电路、数据输出电路和译码电路;电压/时间差转换电路用于对两个存储单元所连接的字线施加不同电压使两个存储单元依次放电,根据两个存储单元的阻态和位线的放电速度不同形成对应电压上升时间不同的使能信号;数据输出电路用于根据使能信号的上升时间,使两个存内译码单元分别输出逻辑信号;译码电路用于根据两个存内译码单元分别输出的逻辑信号,生成查表地址,在不限制数据传输的带宽的情况下能够有效降低查表电路的时间和功耗。
  • 包含多电平命令和地址信号的装置和方法-202080039184.6
  • 金康永 - 美光科技公司
  • 2020-05-15 - 2021-12-31 - G11C8/10
  • 多电平命令和地址CA信号用于将命令和存储器地址从控制器提供到存储器系统。与二进制信号相比,使用多电平信号CA信号可以允许使用更少的信号来表示相同数量的命令和/或地址空间,或使用相同数量的多电平CA信号来表示更多数量的命令和/或地址空间。可以在不减小命令和/或地址空间的集合情况下减少外部命令/地址端子的数量。可替代地,可以保持外部端子的数量,但是提供命令和/或地址空间的扩展集合。
  • 半导体存储装置-201710888322.8
  • 金定焕;金镇浩;成象铉 - 爱思开海力士有限公司
  • 2017-09-27 - 2021-11-23 - G11C8/10
  • 一种半导体存储装置包括:存储单元阵列和行解码器,所述存储单元阵列和所述行解码器沿着第一方向设置在基板上;以及多条联接线,所述多条联接线用于将所述存储单元阵列和所述行解码器电联接。所述联接线中的每一条包括:第一导线,所述第一导线沿着所述第一方向设置;第二导线,所述第二导线与所述第一导线平行地设置;以及焊盘,所述焊盘联接在所述第一导线与所述第二导线之间,并且通过接触插塞电联接至所述存储单元阵列或所述行解码器。所述联接线沿着所述第一方向从相应焊盘的两侧布线。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top