[发明专利]一种高性能非精确冗余二进制乘法器的设计方法

摘要

本发明公开了一种高性能非精确冗余二进制乘法器及其设计方法，该非精确冗余二进制乘法器由非精确Booth编码单元、精确Booth编码单元、非精确冗余二进制4‑2压缩器单元、精确冗余二进制4‑2压缩器单元、精确压缩树形结构单元以及冗余二进制数到普通二进制数转换单元组成，其中非精确冗余二进制乘法器乘积的H比特高位是使用精确的Booth编码单元和精确的冗余4‑2压缩器单元得到的,乘积的L比特低位是使用非精确的Booth编码单元和非精确的冗余4‑2压缩器单元得到的。本发明是一种新型的高速、低功耗、小面积的乘法器，在实时嵌入式处理和其他低功耗数字电路设计领域具有很广阔的应用前景。

主权项

1.一种高性能非精确冗余二进制乘法器的设计方法，其特征在于，包括步骤：(1)构建高性能非精确冗余二进制乘法器，包括：非精确Booth编码单元、精确Booth编码单元、非精确冗余4‑2压缩器单元、精确冗余4‑2压缩器单元、精确压缩树形结构单元以及冗余二进制数到普通二进制数转换单元；该乘法器为N bit的乘法器，最终的乘积结果为2N bit位，乘积结果的H bit高位由精确Booth编码单元和精确冗余4‑2压缩器单元生成；乘积结果的L bit低位由非精确Booth编码单元和非精确冗余4‑2压缩器单元生成；2N＝H+L，N为乘数和被乘数的位宽；精确Booth编码单元根据乘数和被乘数生成普通二进制形式的精确部分积，并将生成的普通二进制精确部分积转换为冗余二进制精确部分积后传递给精确冗余4‑2压缩器单元；非精确Booth编码单元根据乘数和被乘数生成非精确部分积，并将生成的普通二进制非精确部分积转换为冗余二进制非精确部分积后传递给非精确冗余4‑2压缩器单元；精确压缩树形结构单元用于消除在普通二进制精确部分积转换为冗余二进制精确部分积和普通二进制非精确部分积转换为冗余二进制非精确部分积的过程中，由最后两行普通二进制部分积转换为冗余二进制部分积时产生的多余修正序列；精确冗余4‑2压缩器单元和非精确冗余4‑2压缩器单元分别将冗余二进制精确部分积和冗余二进制非精确部分积压缩至一行并传递给冗余二进制数到普通二进制数转换单元；冗余二进制数到普通二进制数转换单元将压缩至仅剩一行的冗余二进制部分积转换为普通二进制数，得到最终乘积结果；(2)通过精确Booth编码单元和非精确Booth编码单元产生N/2行普通二进制部分积并将普通二进制部分积转换为冗余二进制形式的部分积；每行普通二进制形式的部分积分为精确部分积和非精确部分积；普通二进制精确部分积由精确Booth编码单元产生，普通二进制非精确部分积由非精确Booth编码单元产生；第i行普通二进制部分积中精确部分积的表达式为：精确Booth编码单元产生的纠错字为：第i行普通二进制部分积中非精确部分积的表达式为：非精确Booth编码单元产生的纠错字为：ECW_i′＝b_2i+1；式中，b_2i表示乘数中第2i位的权值系数，a_j表示被乘数中第j位的权值系数；其由i取整数，当i＝0时，b_2i‑1＝b_{_1}＝0；0≤j＜N，j取整数；当j＝0时，a_j‑1＝a_‑1＝0；将普通二进制形式的部分积转换为冗余二进制形式的部分积，转换的方法为：当i为偶数时，即时，令当i为奇数时，即i＝1， 时，令相邻的两行构成一行冗余二进制部分积p_k；(3)通过精确压缩树形结构单元消除普通二进制部分积转换为冗余二进制形式部分积过程中产生的多余修正序列；并将修正后的冗余进制形式部分积发送给精确冗余4‑2压缩器单元和非精确冗余4‑2压缩器单元；(4)通过精确冗余4‑2压缩器单元和非精确冗余4‑2压缩器单元将冗余二进制形式的部分积压缩至一行；精确冗余4‑2压缩器单元压缩冗余二进制形式的部分积中的精确部分积，非精确冗余4‑2压缩器单元压缩冗余二进制形式的部分积中的非精确部分积；(5)通过冗余二进制数到普通二进制数转换单元将步骤(4)中压缩至一行的冗余二进制部分积转换为普通二进制数，得到最终普通二进制形式的乘积结果。