[发明专利]垂直JFET及其制造方法有效

专利信息
申请号: 201680051802.2 申请日: 2016-07-12
公开(公告)号: CN108028203B 公开(公告)日: 2022-01-04
发明(设计)人: 李中达;阿努普·巴拉 申请(专利权)人: 美国联合碳化硅公司
主分类号: H01L21/337 分类号: H01L21/337;H01L29/808;H01L29/06;H01L29/16;H01L29/10
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 王萍;陈炜
地址: 美国新*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 通过使用有限数目的掩模的过程来制造垂直JFET。第一掩模用于同时在有源单元区域和终止区域中形成台面和沟槽。无掩模自对准工艺用于形成硅化物源极接触部和栅极接触部。第二掩膜用于为接触部开设窗口。第三掩模用于将覆盖金属化部图案化。可选的第四掩模用于将钝化部图案化。沟道通过成角度注入被掺杂,并且有源单元区域中的沟槽和台面的宽度可以可选地与终止区域中的沟槽和台面的宽度不同。
搜索关键词: 垂直 jfet 及其 制造 方法
【主权项】:
1.一种垂直SiC JFET,包括:SiC衬底,所述SiC衬底具有顶部、底部、第一掺杂类型的区域和第二掺杂类型的区域,其中,所述衬底的本体被掺杂为所述第二掺杂类型;终止区域,包括在所述SiC衬底的顶部上的沟槽和台面;在所述终止区域中的台面的顶部上和沟槽的底部上的浮置终止硅化物接触部;有源单元区域,包括在所述SiC衬底的顶部上的沟槽和台面;在所述有源单元区域中的台面的顶部上的所述第二掺杂类型的重掺杂源极区域;在所述源极区域的顶部上的源极硅化物接触部;在所述有源单元区域中的沟槽的侧面和底部上的所述第一掺杂类型的栅极区域;以及在所述有源单元区域中的沟槽的底部处的栅极硅化物接触部。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国联合碳化硅公司,未经美国联合碳化硅公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201680051802.2/,转载请声明来源钻瓜专利网。

同类专利
  • JFET器件的制备方法和JFET器件-202010156295.7
  • 段文婷;房子荃 - 上海华虹宏力半导体制造有限公司
  • 2020-03-09 - 2023-10-20 - H01L21/337
  • 本申请公开了一种JFET器件的制备方法和JFET器件,该方法包括:提供一衬底,该衬底为P型衬底,该衬底中形成有深N型阱;在衬底上形成场氧层,深N型阱覆盖场氧层的底部;在深N型阱中形成至少两个N型阱,在深N型阱的外周侧形成第一P型阱和第二P型阱;在深N型阱中形成PTOP,PTOP将深N型阱隔断为上部区域和下部区域,PTOP的两端分别与第一P型阱和第二P型阱接触,至少两个N型阱位于上部区域;在深N型阱内N型阱外形成P型重掺杂区,在第一N型阱内形成第一N型重掺杂区,在第二N型阱内形成第二N型重掺杂区。本申请通过在JFET器件的深N型阱中形成N型阱,解决了由于深N型阱的载流子浓度低所导致的JFET器件的导通电流较小的问题。
  • JFET器件的制备方法、JFET器件及其版图结构-202010146282.1
  • 蔡莹;金锋 - 上海华虹宏力半导体制造有限公司
  • 2020-03-05 - 2023-10-20 - H01L21/337
  • 本申请公开了一种JFET器件的制备方法、JFET器件及其版图结构,该方法包括:提供一衬底,衬底中形成有深N型阱,衬底上形成有场氧层;在衬底中形成P型阱,P型阱与场氧层的底部相交叠;在场氧层上形成第一栅场板、第二栅场板和第三栅场板;在衬底中形成第一P型重掺杂区和第二P型重掺杂区;在衬底中形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区。本申请通过在制备JFET器件的过程中,使P型阱向漏极扩张,包覆场氧层底部的部分区域,从而降低了靠近第一栅极的场氧层的电场强度,在一定程度上降低了在对场氧层进行减薄后的击穿风险,提高了JFET器件的可靠性。
  • 一种半导体器件及其制备方法-202310240166.X
  • 李枭;谢志平 - 中芯越州集成电路制造(绍兴)有限公司
  • 2023-03-07 - 2023-08-22 - H01L21/337
  • 本发明提供一种半导体器件及其制备方法,所述方法包括:提供衬底,在衬底上形成外延层;在外延层上形成栅极介电层,在栅极介电层上形成间隔设置的伪栅极结构;执行第一离子注入,以在外延层中形成第一导电类型阱区;在伪栅极结构的侧壁形成侧墙,执行第二离子注入,以在第一导电类型阱区中形成第二导电类型源区;形成覆盖栅极介电层的介电材料层;去除伪栅极结构;在侧墙的侧壁形成隔离层,执行第三离子注入,以在外延层中形成JFET区。本发明的方法能够有效地降低二次光刻带来的套刻精度偏差,进而保证参数的稳定性,而且可以选择低能量注入,同时不会对沟道产生影响,从而可以降低JFET区电阻。
  • 半导体装置-202080009812.6
  • 河野宪司 - 株式会社电装
  • 2020-01-16 - 2023-08-15 - H01L21/337
  • 具备:漂移层(13);沟道层(14),配置在漂移层(13)上;源极层(17),形成在沟道层(14)的表层部,杂质浓度比沟道层(14)高;栅极层(15),在沟道层(14)中形成得比源极层(17)深;体层(16),在沟道层(14)中形成得比源极层(17)深,与栅极层(15)分离;屏蔽层(18),以与栅极层(15)分离的状态而与栅极层(15)对置地形成在沟道层(14)中的位于栅极层(15)与漂移层(13)之间的部分,被维持为与栅极层(15)不同的电位;以及漏极层(11),隔着漂移层(13)而配置在与沟道层(14)相反的一侧。并且,使栅极层(15)的深度(Yg)相对于体层(16)的深度(Yb)的深度比为0.45以下。
  • 半导体装置-201880048878.9
  • 河野宪司 - 株式会社电装
  • 2018-07-26 - 2023-08-11 - H01L21/337
  • 具备:第1导电型的漂移层(13);第1导电型的沟道层(14),配置在漂移层(13)上;第1导电型的源极层(15),形成在沟道层(14)的表层部;第2导电型的栅极层(16),形成在沟道层(15);第2导电型的体层(17),形成在沟道层(15);漏极层(11),隔着漂移层(13)而配置在与源极层(15)相反的一侧;栅极布线(19),与栅极层(16)电连接;第1电极(21),与源极层(15)及体层(17)电连接;以及第2电极(22),与漏极层(11)电连接。并且,在体层(17)的底部侧,与栅极层(16)的底部侧相比,使电场强度更高。
  • 半导体结构及其形成方法-202310531546.9
  • 三重野文健;周永昌 - 飞锃半导体(上海)有限公司
  • 2023-05-11 - 2023-08-08 - H01L21/337
  • 本申请提供半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层,所述外延层包括用于形成栅极的栅极区域;第一栅极氧化层,位于所述栅极区域的外延层表面;第二栅极氧化层,位于所述第一栅极氧化层表面,所述第二栅极氧化层包括位于所述栅极区域相对边且沿所述相对边设置的两个第一部分以及位于所述两个第一部分之间且与所述第一部分垂直连接的若干间隔设置的第二部分;栅极,位于所述栅极区域上覆盖并接触所述第一栅极氧化层和第二栅极氧化层。本申请提供一种半导体结构及其形成方法,可以减小半导体器件结场效应区的栅极氧化物处的高电场,从而提高器件可靠性。
  • 一种带保护结构的氮化镓JFET的制备方法-202310532339.5
  • 刘新科;月文;陈增发;黎晓华;黄双武;贺威 - 深圳大学
  • 2023-05-11 - 2023-07-28 - H01L21/337
  • 本发明公开一种带保护结构的氮化镓JFET的制备方法,包括:在氮化镓一侧区域注入He离子形成第一高阻区,生长外延层;在氮化镓的另一侧区域注入镁离子制备JFET的第一P阱区和第二P阱区,在第一高阻区的区域制备保护结构中二极管的P型区;用He离子注入方式在第二P阱区和保护结构中二极管的P型区之间制备第二高阻区;在保护结构中二极管的P型区的一侧的器件表面注入He离子形成第三高阻区作为保护结构中电容极板之间的介质层,对第三高阻区的两边刻蚀形成两个凹槽;在第三高阻区的两个凹槽内沉积铜得到栅极,在第一P阱区和第二P阱区表面蒸镀金属膜制备栅极,在保护结构中二极管的P型区的表面蒸镀金属膜制备源极,在第一P阱区和第二P阱区的中间区域制备源极,在氮化镓背面蒸镀金属膜制备漏极。
  • 半导体装置-201880048889.7
  • 河野宪司 - 株式会社电装
  • 2018-07-26 - 2023-07-18 - H01L21/337
  • 具备JFET(10)、MOSFET(20)、以及配置在JFET(10)的栅极电极(13)与MOSFET(20)的源极电极(21)之间的JFET用调整电阻(42),JFET(10)的源极电极(11)和MOSFET(20)的漏极电极(22)电连接,从而JFET(10)和MOSFET(20)被级联连接。并且,JFET用调整电阻(42)具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。
  • 结型场效应晶体管制备方法及结型场效应晶体管-202310347108.7
  • 何隽 - 中芯越州集成电路制造(绍兴)有限公司
  • 2023-03-29 - 2023-06-23 - H01L21/337
  • 本发明涉及一种结型场效应晶体管制备方法及结型场效应晶体管。所述方法包括:在第一半导体材料层内形成三个依次排列的掺杂区,包括中间的第一类型掺杂区和所述第一类型掺杂区两侧的第二类型掺杂区;三个所述掺杂区的导电类型均与所述第一半导体材料层的导电类型相反,且所述第二类型掺杂区的掺杂浓度小于所述第一类型掺杂区的掺杂浓度;在所述第一类型掺杂区中形成栅极;在所述第二类型掺杂区中分别形成源极和漏极。本发明所提供的结型场效应晶体管制备方法及结型场效应晶体管,具有更高的BV。
  • 氮化物半导体装置-201880073367.2
  • 柴田大辅;田村聪之;平下奈奈子 - 松下控股株式会社
  • 2018-08-31 - 2023-02-21 - H01L21/337
  • 氮化物半导体装置(100)具备:基板(110);漂移层(120);阻挡层(130);栅极开口部(140),贯通阻挡层(130);被依次设置的电子传输层(150)及电子供给层(151),具有位于阻挡层(130)的上方的部分和沿着栅极开口部(140)的内表面的部分;栅极电极(170),以覆盖栅极开口部(140)的方式而被设置;源极开口部(160),贯通电子传输层(150)及电子供给层(151);源极电极(180S),被设置在源极开口部(160);以及漏极电极(180D),在平面视的情况下,栅极开口部(140)的长度方向上的端部(143)的轮廓(143a)的至少一部分,呈沿着圆弧或椭圆弧的形状。
  • 结型场效应晶体管的形成方法-202211346573.0
  • 季康;邹永金;陈宏 - 上海华虹宏力半导体制造有限公司
  • 2022-10-31 - 2023-02-03 - H01L21/337
  • 本发明提供了一种结型场效应晶体管的形成方法,应用于半导体技术领域。其首先通过调整工艺步骤的方式,简化了现有技术中形成结型场效应晶体管的工艺流程,从而提出一种新的结型场效应晶体管的形成方法,即,利用一步多晶硅沉积就可以形成结型场效应晶体管的源区,而无需像现有技术那样采用两步多晶硅沉积的方式形成,即,本发明提供的形成方法实现了从两步沉积多晶硅到一步沉积多晶硅的工艺流程,既简化了工艺步骤,又节省了成本。
  • 氮化物半导体装置的制造方法及氮化物半导体装置-202180009694.3
  • 大岳浩隆;近松健太郎 - 罗姆股份有限公司
  • 2021-01-15 - 2022-08-30 - H01L21/337
  • 氮化物半导体装置的制造方法包括:第二工序,在栅极层材料膜上形成作为栅电极的材料膜的栅电极膜;第三工序,选择性地对栅电极膜进行蚀刻,从而形成脊形状的栅电极(22);以及第四工序,选择性地对栅极层材料膜进行蚀刻,从而形成脊形状的半导体栅极层(21),该半导体栅极层在其表面的宽度中间部配置有栅电极(22)。第三工序包括:第一蚀刻工序,其用于形成从栅电极(22)的上端到厚度方向中途的第一部分(22A);以及第二蚀刻工序,其是蚀刻条件与第一蚀刻工序不同的工序,用于形成栅电极的剩余的第二部分(22B)。
  • 沟槽型MESFET-202080090078.0
  • 佐佐木公平 - 诺维晶科股份有限公司
  • 2020-12-15 - 2022-08-02 - H01L21/337
  • 提供一种沟槽型MESFET(1),具备:n型半导体层(11),其包括Ga2O3系单晶,具有在一个面(19)上开口的多个沟槽(12);绝缘体(14),其埋入于多个沟槽(12)各自的底部;栅极电极(13),其埋入于多个沟槽(12)各自的绝缘体(14)上,在其侧面与n型半导体层(11)接触;源极电极(16),其连接到n型半导体层(11)的相邻的沟槽(12)之间的台面形状部(18);绝缘体(15),其埋入于多个沟槽(12)各自的栅极电极(13)上,将栅极电极(13)与源极电极(16)绝缘;以及漏极电极(17),其直接或间接地连接到n型半导体层(11)的与源极电极(16)相反的一侧。
  • 垂直JFET及其制造方法-201680051802.2
  • 李中达;阿努普·巴拉 - 美国联合碳化硅公司
  • 2016-07-12 - 2022-01-04 - H01L21/337
  • 通过使用有限数目的掩模的过程来制造垂直JFET。第一掩模用于同时在有源单元区域和终止区域中形成台面和沟槽。无掩模自对准工艺用于形成硅化物源极接触部和栅极接触部。第二掩膜用于为接触部开设窗口。第三掩模用于将覆盖金属化部图案化。可选的第四掩模用于将钝化部图案化。沟道通过成角度注入被掺杂,并且有源单元区域中的沟槽和台面的宽度可以可选地与终止区域中的沟槽和台面的宽度不同。
  • 垂直型JFET器件及其制备方法-202111071595.6
  • 许剑;崔凤敏 - 上海南麟电子股份有限公司
  • 2021-09-14 - 2021-12-10 - H01L21/337
  • 本发明提供一种垂直型JFET器件及其制备方法,形成了贯穿第一导电类型体区、第二导电类型体区,且与第一导电类型外延层相接触的第一导电类型沟道区,从而通过第一导电类型沟道区,可精确的优化垂直型JFET器件的沟道区宽度,以在缩小垂直型JFET器件面积的同时,可以调整垂直型JFET器件的夹断电压,以进一步提高器件的集成度和设计的灵活性。
  • 氮化物半导体装置-202080030619.0
  • 大岳浩隆;近松健太郎;阿久津稔;髙堂真也 - 罗姆股份有限公司
  • 2020-03-06 - 2021-11-30 - H01L21/337
  • 本发明的氮化物半导体装置(1)包含:第1氮化物半导体层,构成电子移行层;第2氮化物半导体层,形成在第1氮化物半导体层上,带隙大于第1氮化物半导体层,且构成电子供给层;栅极部,形成在第2氮化物半导体层上;以及源极电极和漏极电极,隔着栅极部对向配置在第2氮化物半导体层上。栅极部包含:隆脊形状的第3氮化物半导体层,形成在第2氮化物半导体层上,含有受体型杂质;及栅极电极,形成在第3氮化物半导体层上。第3氮化物半导体层的膜厚大于100nm。
  • 平面三重注入JFET及相应的制造方法-201680061749.4
  • 阿努普·巴拉;李中达 - 美国联合碳化硅公司
  • 2016-10-19 - 2021-09-17 - H01L21/337
  • 形成有垂直元件和水平元件的JFET,由诸如碳化硅的高带隙半导体材料经由包括上漂移区域和下漏极区域的衬底的三重注入制成,三重注入在漂移区域的一部分中形成下栅极、水平沟道和上栅极。源极区域可以通过顶部栅极的一部分形成,并且顶部栅极和底部栅极连接。垂直沟道区域形成为与平面JFET区域相邻并且延伸穿过顶部栅极、水平沟道和底部栅极以连接至漂移区域,使得下栅极调制垂直沟道以及水平沟道,并且来自源极的电流首先流过水平沟道,然后流过垂直沟道进入漂移区域。
  • 半导体装置的制造方法-202080009808.X
  • 河野宪司 - 株式会社电装
  • 2020-01-16 - 2021-08-27 - H01L21/337
  • 本发明进行以下工序:准备具有漂移层(13)的基板;通过进行外延生长,在漂移层(13)上构成沟道层(14)而形成半导体基板(10);以半导体基板(10)的厚度方向为深度方向,通过进行离子注入,在沟道层(14)中形成从半导体基板(10)的一面(10a)沿深度方向延伸的栅极层(15),并且在沟道层(14)中的与栅极层(15)分离的位置,形成从半导体基板(10)的一面(10a)沿深度方向延伸的体层(16);通过进行离子注入,在沟道层(14)中的位于栅极层(15)与漂移层(13)之间的部分,形成以与栅极层(15)分离的状态与栅极层(15)对置、并被维持为与栅极层(15)不同的电位的屏蔽层(18)。
  • 结型场效应晶体管及其制作方法-201711394889.6
  • 不公告发明人 - 眉山国芯科技有限公司
  • 2017-12-21 - 2021-02-26 - H01L21/337
  • 本发明涉及一种结型场效应晶体管及其制作方法。上述制作方法获得结型场效应晶体管包括:N型衬底、N型外延层、在N型外延层中形成的埋层式的P型栅极区域、氧化层、贯穿氧化层并延伸至P型栅极区域的栅沟槽、形成于栅沟槽内壁且与P型栅极区域连接的P型扩散区域、形成于栅沟槽中的多晶硅、形成于N型外延层表面的N型区域、贯穿氧化层且对应N型区域的开口、在氧化层及栅沟槽上形成的连接多晶硅的栅极金属、源极金属、及漏极金属,P型栅极区域包括多个相互平行的第一条形部及多个与第一条形部垂直相交的第二条形部,最外侧的第二条形部与栅沟槽及P型扩散区相接,最外侧的第二条形部一侧的第一条形部与第二条形部位于N型区域的下方。
  • 高击穿n型埋层-201580020171.3
  • S·P·彭哈卡;B·胡;H·L·爱德华兹 - 德克萨斯仪器股份有限公司
  • 2015-04-27 - 2021-01-01 - H01L21/337
  • 在所述示例中,半导体器件(100)具有通过以高剂量和低能量将锑和/或砷注入到p型第一外延层(104)中,并且以低剂量和高能量注入磷形成的n型埋层(108)。热驱动过程扩散和激活重掺杂剂和磷二者。锑和砷不显著扩散,保持用于埋层(108)的主层(114)的窄分布。磷扩散以提供在主层(114)下方的几微米厚的轻掺杂层(120)。外延p型层(106)在埋层(108)上方生长。
  • 氮化物半导体装置-201980019884.6
  • 小川雅弘;柴田大辅;田村聪之 - 松下电器产业株式会社
  • 2019-02-26 - 2020-11-03 - H01L21/337
  • 氮化物半导体装置(10)具备:基板(12);依次设置在基板(12)的第1主面(12a)上方的第1导电型的漂移层(14)以及第2导电型的第1基础层(16);栅极开口部(22),贯通第1基础层(16)并且延伸到漂移层(14);电子传输层(26),具有位于第1基础层(16)的上方的部分以及沿着栅极开口部(22)的内表面的部分;栅极电极(30),被设置在电子传输层(26)的上方且覆盖栅极开口部(22);源极电极(34),与第1基础层(16)连接;漏极电极(36),设置在基板(12)的第2主面(12b)侧;以及高电阻层(24),由氮化物半导体构成,设置在栅极开口部(22)中的第1基础层(16)与电子传输层(26)之间,其电阻值比第1基础层(16)高。
  • 半导体器件、天线开关电路和无线通信装置-201580058262.6
  • 竹内克彦 - 索尼公司
  • 2015-10-05 - 2020-09-18 - H01L21/337
  • 半导体器件设置有层叠体、栅极电极、源极电极、漏极电极和盖层。所述层叠体包括沟道层和第一低电阻区域。所述沟道层由化合物半导体制成。所述第一低电阻区域被设置为所述层叠体的表面侧的一部分。所述栅极电极、所述源极电极和所述漏极电极均设置在所述层叠体的上表面侧。所述盖层设置在所述第一低电阻区域与所述源极电极和所述漏极电极之中的至少一者之间。
  • 结型场效应晶体管制造方法-201910007652.0
  • 黄宗义 - 立锜科技股份有限公司
  • 2019-01-04 - 2020-07-14 - H01L21/337
  • 本发明提出一种结型场效应晶体管制造方法,包含:提供第一导电型基板、形成第二导电型沟道区、形成第一导电型场区、形成第一导电型栅极、形成第二导电型源极、形成第二导电型漏极、以及形成第二导电型轻掺杂区。其中,沟道区由第一离子注入工艺步骤所形成,且轻掺杂区通过第二离子注入工艺步骤,将第一导电型杂质,注入于部分该沟道区中所形成。
  • 沟槽式功率半导体元件及其制造方法-201610812711.8
  • 许修文 - 帅群微电子股份有限公司
  • 2016-09-09 - 2020-07-14 - H01L21/337
  • 本发明公开一种沟槽式功率半导体元件及其制造方法。沟槽式功率半导体元件的栅极结构包括栅绝缘层、叠层以及栅极。栅绝缘层覆盖沟槽的内壁面,叠层覆盖栅绝缘层的下半部。栅极位于沟槽内,并通过栅绝缘层与叠层和外延层隔离。栅极包括一被叠层围绕的下掺杂区以及一位于叠层及下掺杂区上的上掺杂区,上掺杂区与下掺杂区之间形成一PN接面,且上掺杂区内的杂质浓度是由上掺杂区的外围朝上掺杂区的内部递减。由于PN接面在逆向偏压下可产生和寄生电容串联的接面电容,因此可降低栅极/漏极的等效电容。
  • 场效应晶体管-201880062606.4
  • 佐佐木公平 - 株式会社田村制作所;诺维晶科股份有限公司
  • 2018-09-26 - 2020-05-15 - H01L21/337
  • 提供一种不使用p型的β‑Ga2O3单晶且截止泄漏特性和耐压优异的Ga2O3系的场效应晶体管。作为一实施方式,提供沟槽型MOSFET(1),其具备:n型半导体层(11),其包括Ga2O3系单晶,具有在一个面上开口的多个沟槽(16);栅极电极(12),其埋入于多个沟槽(16)中的每一个沟槽(16);源极电极(14),其连接到n型半导体层(11)的相邻的沟槽(16)之间的台面形状区域;以及漏极电极(15),其隔着n型半导体基板(10)连接到n型半导体层(11)的与源极电极(14)相反的一侧。
  • 场效应晶体管的制备方法和场效应晶体管-201510197083.2
  • 赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2015-04-23 - 2019-06-11 - H01L21/337
  • 本发明提供了一种场效应晶体管的制备方法和场效应晶体管,其中,所述制备方法包括:在对所述第一类离子区域进行驱入处理的过程中,形成第一介质层,以完成所述结型场效应管的制备;在判定所述第一介质层的厚度处于预设厚度范围后,对待制备的分压环进行光刻处理;通过所述光刻处理过程形成的掩膜层形成第二类离子区域,以完成所述分压环的制备,从而完成所述场效应晶体管的制备。通过本发明的技术方案,在保证场效应晶体管的有源区工作正常的情况下,有效地提高了分压环的工艺稳定性和结构可靠性,进而提高了场效应晶体管的成品率。
  • 金刚石半导体装置及其制造方法-201380042569.8
  • 加藤宙光;牧野俊晴;小仓政彦;竹内大辅;山崎聪;波多野睦子;岩崎孝之 - 独立行政法人产业技术综合研究所
  • 2013-08-08 - 2018-01-26 - H01L21/337
  • 本发明提供一种能够大幅提高器件设计的自由度,并且能够有效制造的金刚石半导体装置及其制造方法。本发明的金刚石半导体装置具有金刚石衬底、在上述金刚石衬底的具有{001}的结晶面的衬底面上大致垂直地隆起配置的金刚石台阶部、n型的掺磷金刚石区域、金刚石绝缘区域,所述金刚石台阶部,将侧面具有{110}的结晶面的第一台阶部和侧面具有{100}的结晶面的第二台阶部形成为一体,所述掺磷金刚石区域以所述第一台阶部的所述台阶形状的底角为起点且以所述第一台阶部的侧面及所述金刚石衬底的所述衬底面为生长基面进行结晶生长而形成,所述金刚石绝缘区域以所述第二台阶部的侧面及所述金刚石衬底的所述衬底面为生长基面进行结晶生长而形成。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top