[实用新型]多线程处理器和容错多线程处理器有效
| 申请号： | 201620330740.6 | 申请日： | 2016-04-19 |
| 公开（公告）号： | CN205992221U | 公开（公告）日： | 2017-03-01 |
| 发明（设计）人： | 朱利安·贝利 | 申请（专利权）人： | 想象技术有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F11/07;G06F11/16 |
| 代理公司： | 北京安信方达知识产权代理有限公司11262 | 代理人： | 陆建萍,郑霞 |
| 地址： | 英国赫*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及多线程处理器和容错多线程处理器。描述了使用在两个或多于两个不同的线程中运行的指令的时间和/或空间分离的容错多线程处理器。指令由两个或多于两个线程中的每个取出、解码并执行以针对两个或多于两个线程中的每个产生一个结果。然后使用比较硬件逻辑来比较这些结果，且如果在所得到的结果之间有不匹配，则错误或事件产生。该比较被在逐个指令基础上执行，使得错误被快速地识别(且因此可被解决)。 | ||
| 搜索关键词： | 多线程 处理器 容错 | ||
【主权项】：
一种多线程处理器(100)，包括：调度器(105)，其包括引起程序中的指令由多个线程中的每个取出的硬件逻辑；执行级(109)，其包括输出端和用于执行所述指令的每个被取出的实例的硬件逻辑，所述输出端用于输出所述指令的多个结果，所述多个线程中的每个线程一个结果；以及比较硬件逻辑(115)，其包括用于存储所述指令的所述多个结果的一个或多个缓冲器(302)和连接到所述一个或多个缓冲器并被配置成对所述指令的存储的结果进行比较的比较器硬件逻辑(304)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于想象技术有限公司，未经想象技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620330740.6/，转载请声明来源钻瓜专利网。
