[发明专利]控制码锁存电路及时钟数据恢复电路有效

专利信息
申请号: 201611257861.3 申请日: 2016-12-30
公开(公告)号: CN108270436B 公开(公告)日: 2021-06-08
发明(设计)人: 杨海钢;李天一;许晓冬;尹韬;李威 申请(专利权)人: 中国科学院电子学研究所
主分类号: H03L7/08 分类号: H03L7/08;H03L7/113
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 任岩
地址: 100190 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种控制码锁存电路,包括:移位寄存器;或非门,其输入端连接所述移位寄存器的输出端,并输出锁定判断信号Lock;控制码平衡点判断电路,其输入端连接所述移位寄存器的输出端,复位端连接所述或非门的输出信号Lock,并输出信号Load;去抖电路,用于输出去抖动之后的锁存控制信号Load_en;锁存器,用于将输入的相位控制码PI_Code[k‑1:0]锁存;本发明还提供了一种时钟数据恢复电路,其包括所述控制码锁存电路;本发明结构简单,可移植性强,无需添加格式转换电路,延时大大减小,易于达到较高的工作频率,实现了较好的抖动性能,同时大幅的提高了环路带宽,环路跟踪能力及抖动容忍范围。
搜索关键词: 控制 码锁存 电路 时钟 数据 恢复
【主权项】:
1.一种控制码锁存电路,其特征在于,包括:移位寄存器(501);或非门(505),其输入端连接所述移位寄存器的输出端,并输出锁定判断信号Lock;控制码平衡点判断电路(502),其输入端连接所述移位寄存器的输出端,复位端连接所述或非门的输出信号Lock,并输出信号Load;去抖电路(503),其时钟输入端连接所述控制码平衡点判断电路的输出信号Load,复位端连接所述或非门的输出信号Lock,用于输出去抖动之后的锁存控制信号Load_en;锁存器(504),其控制端连接所述去抖电路输出的去抖动之后的锁存控制信号Load_en,输入端连接相位控制码PI_Code[k‑1:0],将该相位控制码PI_Code[k‑1:0]锁存,并输出锁存后的相位控制码PI_Code’[k‑1:0]。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所,未经中国科学院电子学研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201611257861.3/,转载请声明来源钻瓜专利网。

同类专利
  • 一种低噪声具有温度补偿的锁相环-202311204723.9
  • 胡华栋;章豪顺 - 杭州联芯通半导体有限公司
  • 2023-09-19 - 2023-10-27 - H03L7/08
  • 本公开提供了一种低噪声具有温度补偿的锁相环,包括:具有压控振荡器的基础锁相环以及具有温度补偿特性的电流型数模转换器;温度补偿电流型数模转换器与基础锁相环中的压控振荡器连接;温度补偿电流型数模转换器,用于根据预设寄存器的比特控制,调整流入压控振荡器的基准电流对应的比特数,根据比特数,将压控振荡器的频率划分为多个不同的频段,同时又具有温度补偿特性,使得在设好比特数后,大范围的温度变化下电流会随着温度自动改变,保证压控振荡器的频率不随着温度而变化。可以在降低锁相环噪声的同时,保持锁相环的输出频率范围。
  • 一种时钟数据恢复电路和串行数据传输方法-202110165248.3
  • 汤跃科 - 北京集睿致远科技有限公司
  • 2021-02-06 - 2023-10-27 - H03L7/08
  • 本发明公开了一种时钟数据恢复电路和串行数据传输方法,涉及电子技术领域。一具体实施方式包括:采样时钟,频率高于采样时钟的略快时钟;过采样电路,用于使用采样时钟对串行输入数据进行采样,得到采样数据;边沿检测和采样点判决电路,用于基于采样时钟从采样数据中找出粗恢复数据;为粗恢复数据添加重复标记位和丢失标记位;近空FIFO,用于基于采样时钟将无重复标记位的粗恢复数据写入;基于略快时钟依次读取写入的粗恢复数据,将无丢失标记位的粗恢复数据作为当前拍恢复数据,将有丢失标记位的粗恢复数据作为下一拍恢复数据。该实施方式既能够接收超长甚至是无限长度的数据又不需要要超大FIFO,避免造成数据恢复错误。
  • 一种应用于卫星导航的频率校准装置、时钟源及导航系统-202310794051.5
  • 杜旭峰;王林;王飞;潘俊仁;唐青;闫文治;韩业奇 - 芯与物(上海)技术有限公司
  • 2023-06-30 - 2023-10-24 - H03L7/08
  • 本发明涉及一种应用于卫星导航的频率校准装置、时钟源和导航系统,其中,频率校准装置包括:温度传感器,用于获取当前温度;数据存储器,用于存储MMD分频比与温度的对应关系表,所述MMD分频比与温度的对应关系表中规定了各个温度下对应的MMD分频比;处理器,用于读取所述温度传感器检测到的当前温度,并根据所述当前温度检索数据存储器中的MMD分频比与温度的对应关系表,得到MMD分频比,基于得到的MMD分频比调整本振锁相环中的多模分频器,使压控振荡器的输出频率得到校准。本发明能够避免校准过程中额外的硬件投入,校准后的压控振荡器的输出信号可直接用作接收机的本振信号。
  • 超低功率即时锁定锁相环(PLL)-202310363781.X
  • C-H·洪;C-W·徐;C·周 - 马克西姆综合产品公司
  • 2023-04-06 - 2023-10-17 - H03L7/08
  • 系统和方法通过执行步骤减少II型全数字锁相环(ADPLL)电路的锁定时间,这些步骤包括:接收具有参考频率的参考信号;以及将数控振荡器(DCO)设置为大于该参考频率的目标频率。该DCO生成用于生成反馈信号的输出信号。使用时间到数字转换器确定该参考信号与该反馈信号之间的初始相位差;以及数字初始相位补偿电路将该初始相位差调整到基本上为零的相位差以减少该ADPLL电路的锁定时间,使得该ADPLL电路在该参考信号的十个或更少的循环内到达稳态状况。
  • 运用于DLL的时钟占空比自动控制电路-202310899143.X
  • 任旭亮 - 高澈科技(上海)有限公司;深圳高铂科技有限公司
  • 2023-07-20 - 2023-10-03 - H03L7/08
  • 本发明实施例涉及电路领域,公开了一种运用于DLL的时钟占空比自动控制电路。本发明中,一种延迟锁定回路包括:延迟时间产生电路,以及与延迟时间产生电路连接的占空比控制电路;延迟时间产生电路用于根据输入的参考时钟信号输出延迟后的参考时钟信号;占空比控制电路的输入端用于接收延迟时间产生电路输出的延迟后的参考时钟信号,输出端用于向延迟时间产生电路反馈占空比控制信号;占空比控制电路包括:滤波电路和比较电路;所述滤波电路用于得到延迟后的参考时钟信号的直流电压。通过将延迟锁定回路中产生的延迟信号的直流部分电压与一半的电源电压比较,并根据比较结果调整延迟信号的占空比,自动的实现了控制延迟信号的占空比为50%。
  • 频率合成器-201911267336.3
  • 林波;冯晓东;戴怡飞;黎强 - 重庆会凌电子新技术有限公司
  • 2019-12-11 - 2023-10-03 - H03L7/08
  • 本发明公开一种频率合成器包括参考源电路、直接数字频率合成电路、混频滤波电路及锁相频率合成电路,所述参考源电路的第一输出端与直接数字频率合成电路相连,第二输出端与混频滤波电路相连,所述混频滤波电路的输出端与锁相频率合成电路相连;所述参考源电路用于输出参考信号至直接数字频率合成电路及混频滤波电路,所述混频滤波电路用于将参考源电路输出的参考信号及由直接频率数字合成电路输出的信号进行混频处理后输出至锁相频率合成电路,进而实现频率合成的功能。
  • 一种基于电压空间均值的小数分频采样锁相环-202310788093.8
  • 张岩龙;郑郝乐;贾国樑;耿莉 - 西安交通大学
  • 2023-06-29 - 2023-09-29 - H03L7/08
  • 本发明公开了一种基于电压空间均值的小数分频采样锁相环系统架构,包括参考时钟输入端、第一参考电压输入端、第二参考电压输入端、共模电压输入端、频率控制字输入端、微波信号输出端、射频信号输出端、电压均值采样小数鉴频鉴相器、跨导放大器、低通环路滤波器、压控振荡器、差分‑单端转换器、÷2分频器、单端缓冲器、频率控制字输入端、采样相位发生器、分频与采样控制信号发生器,该锁相环具有采样型锁相环环路带宽内相位噪声低的特点,同时能够有效抑制由于小数分频产生的相位噪声。
  • 一种锁相环电路-202010103999.8
  • 鲍园;张志清;许毅钦;陈志涛 - 广东省半导体产业技术研究院
  • 2020-02-20 - 2023-09-26 - H03L7/08
  • 本发明提供了一种锁相环电路,通过自校准电荷泵根据up脉冲或dn脉冲对环路滤波器进行充电或放电,调节环路滤波器输出的控制电压;自校准电荷泵根据up脉冲或dn脉冲泵入或泵出的电流相同,利用自校准电荷泵改进了传统电荷泵的电流失配问题,实现电荷泵UP电流和DN电流的匹配,从而减少模拟锁相环锁定时出现的静态相位差和电流失配导致的输出抖动增大问题。
  • 一种频率源-202320459075.0
  • 康园园 - 海德斯通信有限公司
  • 2023-03-02 - 2023-09-26 - H03L7/08
  • 本申请公开了一种频率源。该频率源包括第一锁相环、第二锁相环及振荡电路。第一锁相环用于接入低口调制信号,并基于低口调制信号产生低口调制频偏信号;第二锁相环与第一锁相环连接,用于接入时钟参考信号;振荡电路与第二锁相环连接,用于接入高口调制信号,基于高口调制信号产生高口调制频偏信号,并反馈给第二锁相环,第二锁相环将高口调制频偏信号与时钟参考信号进行同步处理并反馈给第一锁相环,第一锁相环基于时钟参考信号、低口调制频偏信号及高口调制频偏信号实现频率源的两点调制。通过上述方式,本申请能够扩宽频率源的频率范围,能够提高其频率调整的灵活性。
  • 一种新型DSOGI-PLL锁相环-202310104560.0
  • 柯善文;薛荣辉 - 西安航空学院
  • 2023-02-13 - 2023-09-22 - H03L7/08
  • 本发明涉及一种新型DSOGI‑PLL锁相环,包括新型DSOGI模块,新型的DSOGI模块锁相包括第一级SOGI模块与多个次级SOGI模块,第一级SOGI模块与多个次级SOGI模块依次串联,第一级SOGI模块和多个次级SOGI模块均包括两个级联的SOGI;其中,第一级SOGI模块中SOGI的输出作为第二加法器的输入,且第一级SOGI的输出端与所述第二加法器之间增加第一修订系数,第一修订系数为谐波次数的倒数,第二加法器输出端增加第二修订系数,第二修订系数为幅值补偿系数;通过第二级SOGI模块及之后的SOGI模块可得到同相和正交两个信号,可以滤除电源电压中的间谐波,从而实现准确地锁相。
  • 一种锁相环频率校准装置及方法-202310147298.8
  • 孙兴林;李曙光;徐红如 - 南京英锐创电子科技有限公司;上海琻捷电子科技有限公司
  • 2023-02-22 - 2023-09-22 - H03L7/08
  • 本发明公开一种锁相环频率校准装置及方法,涉及锁相环的频率校准领域,该装置中工艺检测器将频率控制字初始值发送至自动频率校准器;自动频率校准器根据频率控制字初始值将reset1=1发送至计数器;锁相环根据频率控制字初始值开始锁定;锁定检测电路对锁定之后的锁相环输出的相位检测信号进行检测,并当相位检测信号不在变化后,输出Lock_Done=1;计数器将reset1与Lock_Done做与逻辑,并复位,开始计数;自动频率校准器计数设定时间后,根据计数器的回读指示以及比较器根据锁相环的输出电压确定的Fast信号和Slow信号确定校准字。本发明可降低锁相环频率校准过程所导致的误差以及降低校准时长。
  • 一种环形振荡器增益线性化的双路锁相环-202310750136.3
  • 崔宇;高翔 - 浙江大学
  • 2023-06-25 - 2023-09-22 - H03L7/08
  • 本发明公开了一种环形振荡器增益线性化的双路锁相环,差分采样鉴相器的P端输出与N端输出经过跨导放大器、积分电容后,输出积分路径控制电压;差分采样鉴相器的P端输出比例路径控制电压;环形压控振荡器包括:反相器、频率控制模块、增益控制模块;积分路径控制电压输入频率控制模块MOS管的G极;增益控制模块的两个MOS管的G极分别为第一输入端口和第二输入端口,第二个MOS管的尺寸相对频率控制模块的MOS管呈比例缩小;比例路径控制电压输入增益控制模块的第一输入端口,积分路径控制电压输入第二输入端口;环形压控振荡器的输出经过分频器输入差分采样鉴相器中。本发明同时满足了较大的输出频率调节范围和较高的环形振荡器增益线性度。
  • 故障保持操作中维持低抖动低温度漂移时钟的系统和方法-201711108021.5
  • 皮德义;刘昌;刘金亮 - 新港海岸(北京)科技有限公司
  • 2017-11-10 - 2023-09-19 - H03L7/08
  • 本发明公开了一种基于锁相回路的时钟单元。示范性时钟单元包括PLL、用以提供低抖动输入时钟的低抖动XO和用以提供低温度漂移时钟的低成本TCXO。时钟单元额外包括故障保持模块,故障保持模块耦合到PLL且用于:接收低抖动输入时钟和参考输入时钟;记录正常操作模式期间低抖动输入时钟与参考输入时钟之间的关系;以及在故障保持操作模式期间,在参考输入时钟不可用时,将所记录关系作为控制信号输出到PLL。此时钟单元额外包括:统计模块,用以计算低抖动输入时钟与低温度漂移时钟之间的关系;以及控制模块,用以基于所确定关系动态地调整故障保持模块的输出,以使得时钟单元的输出时钟维持低抖动和低温度漂移特性。
  • 用来进行决策反馈均衡器自适应控制的装置-201910270456.2
  • 蔡馥谦;林颖甫;陈玲 - 智原微电子(苏州)有限公司;智原科技股份有限公司
  • 2019-04-04 - 2023-09-12 - H03L7/08
  • 本发明提供一种用来进行决策反馈均衡器自适应控制的装置。该装置包含运算电路、判决器、采样保持电路、相位检测器及控制电路,以供进行相关操作。控制电路可至少依据一误差采样值以及数据采样值产生参数值,基于至少一预定规则动态更新上述参数以进行决策反馈均衡器自适应控制。上述参数包含一第一参数与另一参数以及比例调节参数。针对至少一数据模式,控制电路依据误差采样值的暂存值是否符合一预定条件来选择性地将该误差采样值取代为预定值以控制该另一参数与该第一参数,以避免触发一不稳定效应,藉此避免异常操作。该装置可通过采样值修改或代换来自动地引导接收器中的时钟及数据恢复电路达到最优稳定状态。
  • 锁相环-202310714237.5
  • 胡康桥;钱程 - 核芯互联科技(青岛)有限公司
  • 2023-06-16 - 2023-09-08 - H03L7/08
  • 本发明涉及集成电路技术领域,公开了一种锁相环,用于解决现有的电荷泵锁相环无法随着工艺、温度、电压以及PLL参数的变化自动进行调节的问题,该锁相环包括:鉴频鉴相器,被配置为将第一输入信号和第二输入信号的跳变沿进行比较,根据两者的频率比较得到第一输出信号或第二输出信号;计数器及有限状态机模块,被配置为对第一输出信号和第二输出信号进行计数,若两者差值超过阈值,则对第一控制信号和第二控制信号的值进行调节;电荷泵,被配置为根据第一控制信号和第二控制信号的值输出电荷。当电路的工作环境发生变化的时候,通过在系统上设置使校准电路每隔一段时间打开一次,从而消除了温度、电源电压以及PLL参数变化的影响。
  • 面向8.1Gbps eDP高速显示接口接收端时钟数据恢复关键电路系统-202310712731.8
  • 刘昊;张佳琛 - 东南大学
  • 2023-06-15 - 2023-09-05 - H03L7/08
  • 本发明公开了一种面向8.1Gbps eDP高速显示接口接收端时钟数据恢复关键电路系统,属于高速通信领域,通过采样同步模块将8.1Gbps的输入信号同步为并行数据。之后鉴相器和多数表决器对并行数据和采样时钟进行相位比较,产生相位误差信号。相位误差信号再通过数字滤波器和数据整形器滤除高频噪声抖动,最终在相位累积器中形成相位调整信号。相位调整信号传输至相位插值模块,调整采样时钟相位,实现系统闭环。本发明的系统结构中,鉴相器结构简单,具有较低的功耗和面积,同时数据整形器可提高数据精度,有效抑制系统震荡,增加系统的鲁棒性。
  • 双相标记码边沿恢复-202180077610.X
  • J·威尔希尔 - 艾迪凯有限责任公司贸易用名因迪半导体
  • 2021-10-18 - 2023-08-29 - H03L7/08
  • 描述了一种集成电路。这种集成电路可以包括耦合到信号线的输入连接器,该信号线传送与编码的数据对应的输入信号,其中编码的数据是使用BMC编码的,并且输入信号可以具有不同的上升时间和下降时间。而且,集成电路可以包括耦合到输入连接器的恢复电路,该恢复电路至少部分地基于第一阈值和第二阈值输出数据,其中输出数据可以包括具有相等的半位周期和可变频率的数据值。注意,恢复电路可以实现与数据对应的状态机。
  • 用于开关电源PFC的软件锁相环方法、软件锁相环及系统-202310432805.2
  • 顾皓煜;王美宝;刘瑜;黄庭 - 常州同惠电子股份有限公司
  • 2023-04-21 - 2023-08-29 - H03L7/08
  • 本发明属于回馈式开关电源技术领域,具体涉及一种用于开关电源PFC的软件锁相环方法、软件锁相环及系统,包括:获取输入信号;根据输入信号获取信号变化;根据输入信号获取当前交流信号的相位;根据信号变化对相位进行更新;实现了既能用最少的硬件电路来最大可能保留纯软件方法的优势,又能尽可能改善了纯软件方法的缺点。相比纯硬件方法,所需的硬件电路更少,仅需要比较电路即可,可移植性更强,可应用于几乎所有开关电源的PFC部分;而相比纯软件方法,锁相精度相比纯软件方法更高,每个周期都会由硬件进行校准。
  • 一种用于PAM4接收机的时钟与数据恢复电路-202110958717.7
  • 谢生;郏成奎;毛陆虹 - 天津大学
  • 2021-08-20 - 2023-08-29 - H03L7/08
  • 本发明公开了一种用于PAM4接收机的时钟与数据恢复电路,包括:一个波形筛选器,从12种跳变方式中筛选4种既过中心阈值又过中心零点的跳变,既保证跳变沿密度足够高,又解决了跳变过零点离散导致的输入抖动;一个鉴相器,用于得出筛选信号与恢复时钟之间的相位超前/滞后信息;一个差分V/I转换器,用于将反映相位差的电压脉冲转换为充放电流,充分考虑路径的一致性;一个环路滤波器,用于反映相位差的脉冲电流对电容进行充放电,滤除电压信号的纹波;一个压控振荡器,实现频率改变到相位偏移的转换。本发明提出的PAM4CDR输出的时钟具有抖动小、摆幅大的优势。对于PAM4接收机CDR的波形跳变选择,实现低抖动、高稳定性具有很好的作用,拥有广阔的应用前景。
  • 时钟数据恢复装置及其操作方法-201910599161.X
  • 陈玲;赵启宇;费晓冬;刘伟 - 智原微电子(苏州)有限公司;智原科技股份有限公司
  • 2019-07-04 - 2023-08-25 - H03L7/08
  • 本发明提供一种时钟数据恢复装置及其操作方法。时钟数据恢复装置包括均衡器、相位检测器、电荷泵以及振荡电路。均衡器经配置以均衡原数据,以产生经均衡数据。相位检测器耦接至均衡器,以接收所述经均衡数据。相位检测器经配置以依据所述经均衡数据产生检测结果。其中,相位检测器对所述经均衡数据进行样式筛选,以滤除至少一个样式。电荷泵耦接至相位检测器,以接收所述检测结果。电荷泵经配置以依据所述检测结果产生控制信号。振荡电路耦接至电荷泵,以接收所述控制信号。振荡电路经配置以依据所述控制信号产生时钟信号。
  • 环形振荡器与锁相环-202223489702.X
  • 刘梁凝一 - 富满微电子集团股份有限公司
  • 2022-12-22 - 2023-08-11 - H03L7/08
  • 本实用新型提供了一种环形振荡器,包括反相器延迟模块、调节模块、开关模块、第一电容以及第二电容;其中,所述调节模块的控制端连接所述第一电容的第一端以及一输入电压端,所述输入电压端用于输出一输入电压以调节所述调节模块的导通阻抗;所述调节模块的第一端连接电源电压端以及所述第一电容的第二端,所述调节模块的第二端连接所述开关模块的第一端;所述开关模块的控制端连接一参考电压端,所述参考电压端用于输入一参考电压以驱动所述开关模块;所述开关模块的第二端连接所述反相器延迟模块的第一端,以给所述反相器延迟模块输出一输出电流;所述反相器延迟模块包括一频率输出端,用于输出一输出频率。
  • 一种时钟数据恢复方法及装置-202310364116.2
  • 王永 - 深圳英集芯科技股份有限公司
  • 2023-04-03 - 2023-08-08 - H03L7/08
  • 本申请实施例公开了一种时钟数据恢复方法及装置,其中方法包括:接收双相位标识编码BMC的输入信号,其中,所述输入信号为在物理层利用功率传输USB PD协议中的BMC格式在线缆上对接收数据信息进行传输得到的信号;对所述输入信号进行滤波,得到滤波信号;对所述滤波信号进行提取,得到时钟信息;根据所述时钟信息对所述滤波信号进行恢复,得到所述接收数据信息。本申请实施例能够基于USB PD协议提高时钟和数据恢复的准确性。
  • 一种频率校准锁相环和频率校准方法-202310538684.X
  • 邓伟;杨宇蒙;贾海昆;池保勇 - 清华大学
  • 2023-05-12 - 2023-08-08 - H03L7/08
  • 本发明提供了一种频率校准锁相环和频率校准方法,涉及射频技术领域,锁相环包括:第一电路、高速累加器、时间数字转换器和自动频率校准逻辑电路,第一电路包括:参考信号单元、鉴相器、滤波器、振荡器和多模分频器;其中,振荡器的输出连接至多模分频器、高速累加器和时间数字转换器;参考信号单元的输出连接至鉴相器、高速累加器和时间数字转换器;时间数字转换器和高速累加器的输出端连接自动频率校准逻辑电路的输入端;自动频率校准逻辑电路的输出端连接振荡器的数字控制输入端;锁相环通过高速累加器、时间数字转换器、参考信号单元和自动频率校准逻辑电路,进行频率锁定;锁相环在完成频率锁定后,通过第一电路,进行相位锁定。
  • 一种用于时钟数据复位电路的高速低功耗多数仲裁电路-201911353443.8
  • 唐枋;王晓琴;黄天聪 - 重庆大学
  • 2019-12-25 - 2023-08-04 - H03L7/08
  • 本发明公开了集成电路设计技术领域的一种用于时钟数据复位电路的高速低功耗多数仲裁电路,包括鉴相部分和表决部分,所述鉴相部分包括第一鉴相器、第二鉴相器,所述表决部分包括第一表决电路和第二表决电路;所述第一鉴相器和第二鉴相器,用于将四个数据同时的输入,并对所述第一表决电路发送检测相位结果,本发明在完成相同相位检测和表决功能的前提下,保持极高的速度和较低的功耗;本发明创造性的提出高速低功耗表决电路消除对相位不操作的无效输出,大大减小了系统的功耗;简化了整体电路结构,提高了多数仲裁电路的速度,提升了时钟数据复位电路的整体性能,符合物联网对电子产品高速低功耗的要求。
  • 一种基于复合型滤波器的电网同步软件锁相环-202110581665.6
  • 回楠木;韩晓微;吴宝举 - 沈阳大学
  • 2021-05-27 - 2023-08-04 - H03L7/08
  • 本发明提供一种基于复合型滤波器的电网同步软件锁相环,属于电网电压相位信号检测提取相关技术领域。本发明针对电网电压中基波负序电压、谐波电压和直流偏移电压导致软件锁相环相位估计产生振荡误差,从而锁相精度的问题,提出了一种可消除直流偏移电压的多阶广义积分器,并对将其改进成为可应用于三相并网应用的双多阶广义积分器。将该双多阶广义积分器和滑动平均滤波器组成复合型滤波器并应用在软件锁相环中,利用其可完整消除电网中各次谐波电压和直流偏移电压的优势,从而使本发明具有抗干扰性能好、快速准确锁相等优点。本发明主要用于电网电压发生畸变及直流偏移电压干扰时电网电压同步过程中。
  • 模拟插相器和锁相环-202310465768.5
  • 陈阔;胡远冰 - 成都维德青云电子有限公司
  • 2023-04-26 - 2023-07-28 - H03L7/08
  • 本发明提供了一种模拟插相器,包括模拟插相器主体单元和复位单元,所述模拟插相器主体单元用于接收输入信号,并输出相位信号,所述复位单元与所述模拟插相器主体单元连接,用于根据所述输入信号和所述相位信号对所述模拟插相器主体单元进行复位,使所述复位单元收到所述相位信号的影响,进而使所述复位单元提前进行复位,提高复位时长,使所述模拟插相器主体单元复位的更加彻底,提高了所述模拟插相器的线性度。本发明还提供了一种锁相环。
  • 锁相环和终端设备-201880000425.9
  • 易律凡 - 深圳市汇顶科技股份有限公司
  • 2018-04-03 - 2023-07-28 - H03L7/08
  • 提供了一种锁相环和终端设备。该锁相环包括:鉴相器、电荷泵、低通滤波器和压控振荡器;该鉴相器通过该电荷泵连接至该低通滤波器,该低通滤波器与该压控振荡器相连;该电荷泵包括多个充电电路和/或多个放电电路;用于根据该鉴相器输出的第一控制信号和该低通滤波器输出的控制电压,导通该多个充电电路中的一个充电电路或导通该多个放电电路中的一个放电电路,并通过该一个放电电路或该第一个放电电路对该低通滤波器进行充放电。即该电荷泵可以基于控制电压,导通该一个充电电路或者该一个放电电路,使得在同一控制电压下,通过该一个充电电路和该一个放电电路对该低通滤波器进行充放电时,充电电流和放电电流之间的差值的绝对值小于预设阈值。
  • 环形振荡器、锁相环电路和电子设备-202320249789.9
  • 黄金煌 - 北京紫光青藤微系统有限公司
  • 2023-02-07 - 2023-07-25 - H03L7/08
  • 本申请涉及振荡器技术领域,公开一种环形振荡器,包括偏置电路,连接滤波电路;偏置电路用于输出偏置电压;滤波电路,连接振荡电路;滤波电路用于对偏置电压进行滤波;振荡电路,连接缓冲电路;振荡电路用于根据偏置电压产生振荡信号;缓冲电路,用于放大振荡信号的幅度。这样,通过滤波电路对偏置电路输出的偏置电压进行滤波,能够降低偏置电路受到的噪声影响,从而降低环形振荡器的噪声。本申请还公开一种锁相环电路和电子设备。
  • 时钟校正装置及时钟校正方法-201710148735.2
  • 安达信吾 - 株式会社巨晶片
  • 2017-03-14 - 2023-07-04 - H03L7/08
  • 本发明提供的时钟校正装置并行或并列地进行输入时钟的偏斜调整和占空比校正。该时钟校正装置具备:校正电路,其通过模拟控制来进行输入时钟的偏斜调整,并且接收占空比控制信号,通过数字控制来进行所述输入时钟的占空比校正,所述模拟控制使用基于输出时钟与参考时钟之间的相位差的偏斜调整信号;偏斜检测电路,其接收所述输出时钟和所述参考时钟,并在仅所述参考时钟处于预定的状态时,输出成为所述预定的状态的检测信号;积分电路,其对所述检测信号进行积分而生成第一电压信号;以及比较器,其通过对所述第一电压信号和第一参考信号进行比较来生成所述偏斜调整信号。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top