[发明专利]一种基于CUDA架构的DNxHD VLC编码方法有效
| 申请号： | 201611202130.9 | 申请日： | 2016-12-20 |
| 公开（公告）号： | CN106791861B | 公开（公告）日： | 2020-04-07 |
| 发明（设计）人： | 王伟;黄进;廖义 | 申请（专利权）人： | 杭州当虹科技股份有限公司 |
| 主分类号： | H04N19/176 | 分类号： | H04N19/176;H04N19/436;H04N19/625 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310000 浙江省杭州市西*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于CUDA架构的DNxHD VLC编码方法，对原有算法进行分解优化，细化并行计算的粒度，采用系数级并行方式进行编码，每64个线程编码一个宏块，每个线程每次编码一个直流系数，使得GPU可以满负荷运行，提升了GPU使用效率，从而提高VLC编码速度。 | ||
| 搜索关键词： | 一种 基于 cuda 架构 dnxhd vlc 编码 方法 | ||
【主权项】：
一种基于CUDA架构的DNxHD VLC编码方法，其特征在于，包括如下步骤：将8x8 block的DCT系数进行量化后，加载到共享存储器；64个线程同步处理一个宏块；当threadIdx＝0，则第0个线程用差分脉冲编码调制对直流系数进行编码；当threadIdx＞0，则第threadIdx个线程计算第threadIdx个交流系数进行VLC编码；64个线程同步处理一个经编码宏块；当一个所述经编码宏块中的8个block计算完成后，保存编码结果，并开始编码下一个宏块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州当虹科技股份有限公司，未经杭州当虹科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611202130.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种密集型防火母线槽
- 下一篇：一种电线安装辅助支架
