[发明专利]一种基于FPGA的高阶FIR滤波器的实现方法

摘要

本发明提出了一种基于FPGA的高阶FIR滤波器的实现方法，用于解决现有高阶FIR多相滤波实现方法中高阶FIR滤波器对FPGA中逻辑单元占用多的技术问题。实现方法包括：选择原型滤波器的参数；设计原型滤波器h(n)；对原型滤波器h(n)进行多相分解，得到多相滤波器；对每个多相滤波器进行模块划分；将多相滤波器系数存储到模块ROM中；读取模块ROM中的多相滤波器的系数；通过系统时钟控制得到的模块RAM的读写使能、写地址控制信号和读地址控制信号，对输入数据进行缓存和读取；采用乘法累加模块对多相滤波器系数和输入数据进行乘加运算并将运算结果输出。本发明对FPGA内逻辑单元的占用少，简单高效，易于实现。

主权项

1.一种基于FPGA的高阶FIR滤波器的实现方法，其特征在于包括以下步骤：(1)、选择原型滤波器参数；(2)、根据选择出的原型滤波器参数，采用频域采样法和汉明窗函数法，设计阶数为N的原型滤波器h(n)，其中N＞500，实现步骤为：(2a)采用频域采样法对根升余弦滤波器的频谱函数进行采点，得到频域样点；(2b)对频域样点进行傅里叶逆变换，得到时域样点；(2c)采用汉明窗函数法对时域样点进行截取，得到原型滤波器h(n)；(3)、对原型滤波器h(n)进行多相分解，得到M个阶数为N/M的多相滤波器，其中2≤M＜N；(4)、对得到的每个多相滤波器进行模块划分，得到滤波器系数模块ROM、数据缓存和读取模块RAM和DSP48E1乘法累加模块；(5)、将多相滤波器的系数按顺序方式存储到FPGA中的模块ROM中；(6)、通过系统时钟周期性地读取步骤(5)中存储在ROM模块中的多相滤波器的系数；(7)、通过系统时钟控制模块控制RAM模块，对输入数据进行缓存和读取，实现步骤为：(7a)通过系统时钟控制模块，得到RAM模块的读写使能wen、写地址控制信号waddr和读地址控制信号raddr；(7b)由得到的读写使能wen和写地址控制信号waddr，将输入数据缓存到模块RAM中；(7c)由得到的读写使能wen和读地址控制信号raddr，对缓存在模块RAM中的输入数据进行读取；(8)、将步骤(6)中读出的多相滤波器的系数和步骤(7c)中读出的输入数据，输入到FPGA中的DSP48E1乘法累加模块中进行运算，并将运算结果输出。