[发明专利]半导体装置有效

专利信息
申请号: 201610862453.4 申请日: 2016-09-28
公开(公告)号: CN106992206B 公开(公告)日: 2021-07-09
发明(设计)人: 森克·哈贝尼希特;斯特芬·霍兰 申请(专利权)人: 安世有限公司
主分类号: H01L29/06 分类号: H01L29/06;H01L29/417;H01L29/423;H01L29/732;H01L29/78;H01L21/331;H01L21/336;H01L21/28
代理公司: 北京天昊联合知识产权代理有限公司 11112 代理人: 麦善勇;张天舒
地址: 荷兰*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体装置(300),该半导体装置(300)包括:掺杂的半导体衬底(302);安置在该衬底的顶部上的外延层(304),该外延层具有浓度比该衬底低的掺杂物;安置在该外延层的顶部上的切换区;以及安置在该外延层的顶部上的接触扩散(350),该接触扩散(350)具有浓度比该外延层高的掺杂物;其中该外延层在该接触扩散与该衬底之间形成阻挡层。
搜索关键词: 半导体 装置
【主权项】:
一种半导体装置,其特征在于,所述半导体装置包括:掺杂的半导体衬底;安置在所述衬底的顶部上的外延层,所述外延层具有浓度比所述衬底低的掺杂物;安置在所述外延层的顶部上的切换区;以及安置在所述外延层的顶部上的接触扩散,所述接触扩散具有浓度比所述外延层高的掺杂物;其中所述外延层在所述接触扩散与所述衬底之间形成阻挡层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安世有限公司,未经安世有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610862453.4/,转载请声明来源钻瓜专利网。

同类专利
  • 氮化镓金属氧化物半导体场效应晶体管-202210424342.0
  • 多米尼哥·洛华帝;邓志平;杰世瑞·朗斯华利 - 蕾能科技有限公司
  • 2022-04-20 - 2023-10-27 - H01L29/06
  • 一种氮化镓(GaN)金属氧化物半导体场效应晶体管(MOSFET),包括:衬底,在所述衬底上的GaN层,在所述GaN层上的缓冲层,分别在所述缓冲层上形成的源区、漏区和栅区,在源区、漏区和栅区上的绝缘层和金属层,以及在所述源区和漏区之间、在低于栅区的位置处形成的沟槽结构,其中,所述沟槽结构包括一个或多个沟槽,所述沟槽从所述源区穿过所述GaNMOSFET器件的沟道区延伸到所述漏区,所述金属层分别经由通孔与所述源区、漏区和栅区相连接,所述绝缘层用于将所述金属层、源区、漏区和栅区分开。所述沟槽可以形成在所述GaN MOSFET器件的沟道宽度方向和/或沟道长度方向上或两者方向上。所述沟槽结构将通过并接由沟槽侧壁产生的额外电阻来降低在漏极和源极之间的电阻。
  • 一种复合势垒层结构的高电子迁移率晶体管及其制备方法-202311054555.X
  • 杨林安;亢昱杰;陈尧;马晓华;郝跃 - 西安电子科技大学
  • 2023-08-21 - 2023-10-27 - H01L29/06
  • 本发明涉及一种复合势垒层结构的高电子迁移率晶体管及其制备方法,晶体管包括:从下至上依次层叠设置的衬底层、未掺杂缓冲层、未掺杂沟道层、未掺杂隔离层、delta‑doping平面掺杂层、复合势垒层;分别设置于第一势垒子层和第二势垒子层上的第一帽层和第二帽层;设置于第一帽层上的源极;设置于第二帽层上的漏极;设置于部分第二未掺杂势垒层上的栅极;还包括源极金属互联、漏极金属互联和栅极金属互联以及钝化层。本发明将栅极直接设置在第二未掺杂势垒层上,使栅极直接与第二未掺杂势垒层接触,从而提高肖特基势垒,进而提高器件的击穿电压;同时这种结构减小了栅极与沟道层的距离,从而增加栅控效应。
  • 高电子迁移率晶体管-202210409609.9
  • 周志飚 - 联华电子股份有限公司
  • 2022-04-19 - 2023-10-27 - H01L29/06
  • 本发明公开一种高电子迁移率晶体管(high electron mobility transistor,HEMT),其主要包含第一掺杂层设于基底内、一平台隔离(mesa isolation)设于基底上、一栅极电极设于平台隔离上、一源极电极与一漏极电极设于栅极电极两侧、一保护层设于平台隔离上并环绕源极电极与漏极电极、第一金属导线连接源极电极与第一掺杂层以及第二金属导线连接漏极电极与第一掺杂层。
  • 一种预防寄生效应的版图隔离结构-202310891054.0
  • 赖大伟;王迪;韦宇轩;张文文;方利泉 - 杭州傲芯科技有限公司
  • 2023-07-19 - 2023-10-27 - H01L29/06
  • 本发明提供的一种预防寄生效应的版图隔离结构,包括P型衬底、设于P型衬底中上部的有源区;有源区包括从左到右依次设置的P型阱区、N型阱区和P型阱区,N型阱区设于P型衬底的中部,且N型阱区的上表面设有掺杂的N+区,P型阱区设于N型阱区的两侧,且P型阱区的上表面设有掺杂的P+区;掺杂的P+区和掺杂的N+区的顶部包括至少一个连接孔,每个连接孔相互连接,且掺杂的P+区和掺杂的N+区经连接孔相互连接。P型阱区的电极由掺杂的P+区引出,N型阱区的电位由掺杂的N+区引出,通过将有源区中三个阱区的电极短接,以抑制闩锁效应以及隔离和屏蔽器件或模块之间的噪声及游离电子,从而提高电路的可靠性。
  • 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法-202310953450.1
  • 孔庆路;刘禹杉;周颖;李秀然 - 上海华虹宏力半导体制造有限公司
  • 2023-07-31 - 2023-10-27 - H01L29/06
  • 本发明提供了一种栅间氧化层的形成方法、屏蔽栅沟槽型器件及其形成方法,应用于半导体技术领域。由于本发明所提供的栅间氧化层的形成方法,在形成左右结构的屏蔽栅沟槽型器件中的栅间氧化层的工艺过程中,通过添加一牺牲氧化层和刻蚀工艺的方式,将位于用于形成多晶硅栅的两个顶部沟槽之间的屏蔽栅多晶硅的厚度先沿平行于半导体衬底的方向减薄,然后再将其完全氧化,即全部转化为栅间氧化层,进而较少甚至消除多晶硅栅和屏蔽栅之间的重叠区域,即实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的CGP和降低器件的开关损耗的目的。
  • 半导体结构及其形成方法-202210393515.7
  • 邱永汉;李书铭 - 华邦电子股份有限公司
  • 2022-04-15 - 2023-10-27 - H01L29/06
  • 一种半导体结构及其形成方法,其中半导体结构包含半导体衬底的主动区、设置于主动区之上的栅极电极层、围绕主动区和栅极电极层的隔离结构、以及栅极介电层。栅极介电层包含插入栅极电极层的底面与主动区的顶面之间的第一部分、以及插入隔离结构与主动区的侧壁之间的第二部分。通过凹蚀隔离结构的衬层,减缓主动区与隔离结构交会处的应力集中。如此,栅极介电层在主动区的边缘处与主动区的中央处可保持一致的厚度。因此,改善了半导体装置的可靠性。
  • 一种增加JFET区源极接触的井式槽VDMOSFET结构-202311165022.9
  • 许一力 - 杭州谱析光晶半导体科技有限公司
  • 2023-09-11 - 2023-10-27 - H01L29/06
  • 本发明公开一种增加JFET区源极接触的井式槽VDMOSFET结构,包括碳化硅外延层,包括在定义单位范围内形成互相并联的六边形元胞1,JFET区上方顶端具有肖特基结,肖特基结上方多晶硅(G极)断裂,使G极与D极正对面积减小,肖特基结上方淀积有金属1,使得在将JFET区的多晶硅栅分开,降低了器件的Crss、Ciss、Coss、Qg、Eon、Eoff等一系列电学参数值,使器件性能更加优异,将传统体二极管从PN结二极管变成了具有抗浪涌电流功能的肖特基二极管,可以大幅度降低碳化硅MOSFET器件的体二极管的开启电压,从而降低体二极管正向压降,碳化硅外延层表面还刻蚀形成有一井式槽,井式槽开口向上并贯穿N‑SOURCE区下方并深入至Pwell区内,井式槽内淀积有金属2,另外采用六边形元胞与井式槽双重减小元胞尺寸,从提升器件电流密度,并且刻蚀难度低,低端无尖端电场集中,器件稳定性较高。
  • 具有动态载流子通道的低损耗超结IGBT器件及其制造方法-202110875708.1
  • 何艳静;张飞翔;袁嵩;弓小武 - 广州华浦电子科技有限公司
  • 2021-07-30 - 2023-10-27 - H01L29/06
  • 本发明公开了一种具有动态载流子通道的低损耗超结IGBT器件及其制造方法,器件结构包括:N‑漂移区、P‑掺杂区、空穴阻挡层、P基区、N+源区、P+接触区、P‑沟槽区、第一栅极、源极以及欧姆接触区,P‑掺杂区位于N‑漂移区中,且左右相对;P‑沟槽区位于P‑掺杂区上,且位于空穴阻挡层的两侧,第一栅极和源极之间,并与P‑掺杂区接触;还包括:在N‑漂移区下表面自上而下排布的N‑缓冲区、P+集电区、集电极以及第二栅极,第二栅极,位于N‑漂移区的下表面,且位于N‑缓冲区的两侧。本发明的方案,一方面在提高电导调制效果降低导通功耗的同时也有效提高了器件阻断能力;另一方面增加动态载流子通道能够降低关断时间和关断功耗,并使器件拥有一定的方向阻断能力。
  • 半导体装置和半导体装置的制造方法-201810102265.0
  • 山口一哉 - 富士电机株式会社
  • 2018-02-01 - 2023-10-27 - H01L29/06
  • 本发明提供适用于沟槽栅极和沟槽接触孔并且能够实现高耐压/低导通电阻,提高雪崩耐量的半导体装置和半导体装置的制造方法。半导体装置具备:第一导电型的半导体基板(1);第一导电型的n型漂移层(50);第二导电型的第一半导体层(7)。另外,半导体装置具有供主电流流通的活性区域(20),活性区域具有从第一半导体层的表面到达n型漂移层的沟槽(51)、在沟槽的内部隔着栅极绝缘膜(5)设置的栅电极(6)。另外,半导体装置具有包围活性区域的周围的终端区域(30),终端区域具有与连接于栅电极的栅极金属(17)接触的栅极接触孔(C)。终端区域具有与第一半导体层连接并且延伸到栅极接触孔的底部的第二导电型的第一半导体区域(12)。
  • ESD保护器件-202011584197.X
  • 张国彦;何刚 - 矽力杰半导体技术(杭州)有限公司
  • 2020-12-28 - 2023-10-27 - H01L29/06
  • 本发明公开了一种ESD保护器件,包括:基底;从所述基底的上表面延伸至其内的具有第一掺杂类型的第一阱区;位于所述第一阱区中,从所述基底的上表面延伸至其内的具有第一掺杂类型的第一掺杂区;从所述基底的上表面延伸至其内的具有第二掺杂类型的第二掺杂区;位于所述基底的上表面,与所述第二掺杂区相邻的场氧化层;以及从所述场氧化层的上表面向所述第一掺杂区延伸的场板。本发明的器件在相同的击穿电压下,可以将元胞设置的比较小,以增大单位面积电流能力。
  • 结终端结构及其制备方法-201811557431.2
  • 李巍;路鹏;张新;钟圣荣;邓小社 - 无锡华润华晶微电子有限公司
  • 2018-12-19 - 2023-10-27 - H01L29/06
  • 本申请提供一种结终端结构及其制备方法。所述结终端结构包括原胞区、位于所述原胞区外周的终端区以及位于所述终端区外周的截止区;所述结终端结构包括:具有第一导电类型的衬底、形成于所述衬底之上的具有第一导电类型的外延层、形成于所述终端区的所述外延层中的环形槽及填充在所述环形槽中的氧化层、形成于所述终端区的所述外延层中的具有第二导电类型的场限环、形成于所述截止区的所述外延层中的具有第一导电类型的注入区、形成于所述原胞区的所述外延层中的具有第二导电类型的源区及形成于所述源区中的具有第一导电类型的体区。
  • 半导体装置-201810650900.9
  • 内藤达也 - 富士电机株式会社
  • 2018-06-22 - 2023-10-27 - H01L29/06
  • 本发明提供一种半导体装置,具备:形成于半导体基板的漂移区;以沿着预先设定的延伸方向延伸的方式设置在半导体基板的上表面的栅极沟槽部;分别与栅极沟槽部的一个侧壁及另一个侧壁邻接的第一台面部及第二台面部;以与栅极沟槽部邻接的方式设置在漂移区的上方,并且掺杂浓度比漂移区的掺杂浓度高的蓄积区;以与栅极沟槽部邻接的方式设置在蓄积区的上方的基极区;在第一台面部中设置于半导体基板的上表面,与栅极沟槽部的一个侧壁邻接,并且掺杂浓度比漂移区的掺杂浓度高的发射极区;在第二台面部设置有第二导电型的浮置区域,所述第二导电型的浮置区域与栅极沟槽部分离,在基极区的下方电浮置。
  • 一种碳化硅U槽VDMOSFET结构-202311086677.7
  • 许一力 - 杭州谱析光晶半导体科技有限公司
  • 2023-08-28 - 2023-10-24 - H01L29/06
  • 本发明公开一种碳化硅U槽VDMOSFET结构,包括至少两个相邻并联的U槽VDMOSFET元胞,其特征在于,所述U槽VDMOSFET元胞内刻蚀有一U槽,所述U槽VDMOSFET元胞包括碳化硅外延(D极)、离子刻蚀在所述碳化硅外延(D极)表面的Pwell区以及离子刻蚀在所述Pwell区表面的N‑SOURCE区,所述U槽开口向上并贯穿所述N‑SOURCE区,U槽两侧壁平行或非平行或不规则曲线状,所述U槽内淀积有S极金属,使得S极金属依然能够与N‑SOURCE区及Pwell区同时形成欧姆接触,从而实现相较于传统VDMOSFET,U槽VDMOSFET结构具有同V槽VDMOSFEET相同的尺寸优势。相较于V槽VDMOSFET,U槽VDMOSFEET结构能够极大限度的避免V槽可能产生的电场集中效应。
  • 一种超结MOSFET及其制作方法-202210386541.7
  • 李平;马荣耀 - 华润微电子(重庆)有限公司
  • 2022-04-11 - 2023-10-24 - H01L29/06
  • 本发明提供一种超结MOSFET及其制作方法,该超结MOSFET包括衬底、缓冲区、第一导电类型柱、第二导电类型柱、体区、源区、体接触区、栅极结构、源极及漏极,其中,缓冲区堆叠于衬底的上方;第一导电类型柱及第二导电类型柱并列邻接于缓冲区的上表面,且第二导电类型柱中设有至少一层包括第二导电类型掺杂层及位于第二导电类型掺杂层中的第一导电类型掺杂区的调控层;体区堆叠于第二导电类型柱上;源区与体接触区邻接且均位于体区的上表层;栅极结构位于第一导电类型柱的上表面;源极覆盖器件的上表面,漏极覆盖衬底的底面。本发明通过于第二导电类型柱中设置至少一层调控层,提高了器件的反向恢复软度因子,缓解了器件输出电容的突变。
  • 一种功率二极管的制备方法-202310716753.1
  • 马昆旺;邹声斌;贺卫群;马野;刘恒山 - 福建兆元光电有限公司
  • 2023-06-16 - 2023-10-24 - H01L29/06
  • 本发明涉及半导体的制备方法,具体涉及一种功率二极管的制备方法。该制备方法,包括以下步骤:S1:在衬底上依次生长缓冲层、GaN layer层、GaN层、AlGaN层、轻掺杂GaN层和重掺杂GaN层,得到外延片;S2:刻蚀使部分AlGaN层裸露,在重掺杂GaN层上制备阴极电极;在裸露的AlGaN层上制备阳极电极。采用该方法制备得到的功率二极管兼顾了水平结构的高导通和垂直结构的高击穿,一方面调整了电子的空间分布,实现水平方向和垂直方向的快速导通,另一方面有效利用了高质量GaN提高抗击穿能力,实现更广阔的应用场景。
  • 一种SiC MOSFET的元胞结构及制作方法-202311074197.9
  • 杨啸;杨承晋 - 深圳市森国科科技股份有限公司
  • 2023-08-24 - 2023-10-24 - H01L29/06
  • 本发明涉及半导体技术领域,尤其涉及一种SiC MOSFET的元胞结构,该方法包括:晶圆;掺杂区,位于所述晶圆的上表面中,所述掺杂区的边缘呈齿状结构;栅极,位于所述晶圆之上,且所述栅极呈环状结构,覆盖在所述掺杂区的边缘之上。通过改变碳化硅MOSFET的元胞结构,提升碳化硅MOSFET的沟道密度和沟道电阻,降低比导通电阻的技术效果。
  • 一种LDMOS器件及其制备方法-202311121967.0
  • 冯新 - 苏州华太电子技术股份有限公司
  • 2023-09-01 - 2023-10-24 - H01L29/06
  • 本申请实施例提供了一种LDMOS器件及其制备方法。LDMOS器件包括:第二掺杂类型的基底;形成在所述基底之上的第一掺杂类型的漂移区;形成在所述漂移区的沟槽;形成在所述沟槽的底部和侧壁的金属氧化物薄膜;沿所述沟槽的底部和侧壁向漂移区扩散的第二掺杂类型扩散区;其中,第二掺杂类型的杂质从位于金属氧化物薄膜扩散至漂移区内形成第二掺杂类型扩散区。本申请解决了传统的超级结LDMOS器件的P型柱区较宽难以降低导致导通阻抗高的技术问题。
  • 一种深掺杂碳化硅耐压JFET结构及其制备方法-202311196920.0
  • 张梓豪 - 成都功成半导体有限公司
  • 2023-09-18 - 2023-10-24 - H01L29/06
  • 本发明公开了一种深掺杂碳化硅耐压JFET结构及其制备方法,包括碳化硅衬底和碳化硅外延层;在碳化硅外延层上设有栅极填充区、源极注入区;在该JFET结构的Y轴方向上,源极注入区与栅极填充区间断交替分布;在该JFET结构的X轴方向上,源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布;栅极填充区上覆盖有栅金属电极,整个碳化硅外延层上方覆盖有源金属电极,整个碳化硅外延层背面覆盖有漏金属电极;碳化硅衬底、碳化硅外延层、源极注入区的掺杂类型均为第一导电类型;栅极填充区的掺杂类型为第二导电类型。本发明在保持碳化硅JFET低正向导通电阻前提下,提升其反向耐压水平,增强雪崩能力。
  • 一种低损耗双向导通IGBT结构及制备方法-202311203164.X
  • 付民;张潇风;郑冰 - 中国海洋大学
  • 2023-09-19 - 2023-10-24 - H01L29/06
  • 本发明提供了一种低损耗双向导通IGBT结构及制备方法,属于半导体功率器件领域。其结构在传统场截止型IGBT结构的基础上,降低部分集电极P型区硼掺杂浓度,形成低掺杂P型阻隔区,再在P型阻隔区背部离子注入形成集电极N+区,形成包裹结构,包裹结构中央刻蚀填充形成短路集电极分裂沟槽,N型缓冲层、集电极N型区、P型阻隔区和短路集电极分裂沟槽构成双向导通NMOS结构。双向导通NMOS结构与集电极P型区由深氧沟槽隔离开,使其具有较为独立电学特性。本发明无需额外引入控制电极的前提下集成了双向导通NMOS结构,关断速度明显提升,进而降低器件导通损耗,并且极大缩小了器件横向电压回折抑制尺寸,提高了芯片集成度。
  • 具有侧面扩散的沟槽插塞的半导体器件-202311146054.4
  • 沈明德;张庭芳;吕奎良;林文彬 - 力特保险丝公司
  • 2017-05-26 - 2023-10-24 - H01L29/06
  • 本公开涉及具有侧面扩散的沟槽插塞的半导体器件。一种半导体器件结构,可以包括衬底,该衬底具有包括第一掺杂剂类型的衬底基底;部署在衬底基底的表面上的半导体层,该半导体层包括第二掺杂剂类型并具有上表面;以及半导体插塞组件,包括部署在半导体层内的半导体插塞,该半导体插塞从半导体层的上表面起延伸并且具有至少等于半导体层的厚度的深度,半导体插塞具有第一边界并且具有第二边界,该第一边界在半导体层内形成,该第二边界在半导体层内形成并且部署成与第一边界相对,其中第一边界和第二边界垂直于衬底基底的表面延伸。
  • 具有载流子浓度增强的超结IGBT器件结构及制作方法-202111116215.6
  • 张金平;肖翔;涂元元;张波 - 电子科技大学;电子科技大学广东电子信息工程研究院
  • 2021-09-23 - 2023-10-24 - H01L29/06
  • 本发明提出一种具有载流子浓度增强的超结IGBT器件结构及制作方法,本发明在沟槽栅右侧、P柱上方引入P型浮空区结构,改变了传统超结IGBT中P柱、P型基区和发射极之间的位置关系,阻止了P柱与P型基区及发射极的直接连接,消除了在高柱区浓度下P柱及P型基区对空穴的抽取作用,在不同N、P柱区掺杂浓度下,漂移区内均发生较强的电导调制效应,器件均工作在双极导电模式下,消除了柱区掺杂浓度对正向导通压降的影响。同时P型浮空区的引入减小了器件的的台面宽度,进而提高了发射极一侧的载流子浓度,降低了导通压降。
  • 三维沟槽栅电荷存储型IGBT及其制作方法-202111116282.8
  • 张金平;朱镕镕;陈子珣;张波 - 电子科技大学
  • 2021-09-23 - 2023-10-24 - H01L29/06
  • 本发明涉及一种三维沟槽栅电荷存储型IGBT及其制作方法,本发明在传统沟槽栅电荷存储型IGBT的基础上引入P型埋层和与发射极金属等电位的分离栅电极,通过电荷补偿消除N型电荷存储层对器件击穿特性的不利影响,有利于改善了正向导通压降Vceon和关断损耗Eoff之间的折中关系。沟道密度的减小以及NMOS沟道的提前饱和,减小器件的饱和电流密度,提高器件的短路安全工作区(SCSOA)。同时PMOS的钳位可以有效的减小栅电容和栅电荷,从而提高了器件开关速度,降低了器件的开关损耗和对栅驱动电路能力的要求。由于PMOS和NMOS沟道的距离被缩短,有利于提高PMOS的钳位效果以及芯片内部的电流均匀性,获得更宽的反偏安全工作区(RBSOA)。
  • 具有分离栅结构的RET IGBT器件结构及制作方法-202111116107.9
  • 张金平;肖翔;尹俊博;张波 - 电子科技大学;电子科技大学广东电子信息工程研究院
  • 2021-09-23 - 2023-10-24 - H01L29/06
  • 本发明提供一种具有分离栅结构的RET IGBT器件结构及制作方法,通过在N型电荷存储层下方引入P型埋层,在P型埋层左侧引入N型埋层,消除了高浓度P型埋层对器件阈值电压的影响,电子电流可以通过N型埋层流入N型漂移区,不会影响器件的通态特性。本发明通过将栅电极分裂为上下两部分,上部分作为栅极,下部分与发射极连接,分离栅结构降低了米勒电容Cgc,进而降低了开关损耗。同时,分离栅底部的氧化层厚度可以进一步提高,或使用高介电常数的介质材料,可以改善沟槽底部电场集中,提升器件的可靠性。当器件关断时PMOS的开启为空穴提供了一条额外的抽取通路,加快了电流的关断。
  • 半导体装置及其制造方法-202010123262.2
  • 永冈达司;西中浩之;吉本昌广 - 株式会社电装;国立大学法人京都工芸纤维大学
  • 2020-02-27 - 2023-10-24 - H01L29/06
  • 本发明提供一种能够使具有氧化镓基板的半导体装置中的晶体缺陷难以干涉二极管界面且半导体装置小型化的技术。本发明提供一种半导体装置,其具有氧化镓基板和电极。所述氧化镓基板具有由(100)晶面构成的第一侧面、由(100)晶面之外的面构成的第二侧面、以及上表面。所述电极与所述上表面接触。所述氧化镓基板具有由pn界面或肖特基界面构成的二极管界面、以及经由所述二极管界面与所述电极连接的n型漂移区。所述第一侧面与所述二极管界面之间的最短距离比所述第二侧面与所述二极管界面之间的最短距离短。
  • 双向低电容TVS器件及其制造方法-201711475900.1
  • 张常军;徐敏杰;周琼琼 - 杭州士兰集成电路有限公司
  • 2017-12-29 - 2023-10-24 - H01L29/06
  • 公开了一种双向低电容TVS器件及其制造方法中,通过半导体集成工艺形成双向低电容TVS器件由此可以提高双向低电容TVS器件的可靠性。进一步地,在双向低电容TVS器件中形成的第一普通二极管与第一稳压二极管纵向串联以及第二普通二极管与第二稳压二极管纵向串联,降低双向低电容TVS器件的体积。相较于现有技术的双向低电容TVS器件能够较大地减小电容,使电源Vcc对地GND的电容可以达到小于0.9pF,正、反向ESD能力都可以达到大于15kV。
  • 一种抗总剂量辐照的VDMOS终端结构的制作方法-202311007879.8
  • 徐政;吴素贞;洪根深 - 中国电子科技集团公司第五十八研究所
  • 2023-08-11 - 2023-10-20 - H01L29/06
  • 本发明公开一种抗总剂量辐照的VDMOS终端结构的制作方法,属于半导体领域。在硅晶圆中形成P‑场限环和N‑截止环;不进行光刻,对整个终端进行硼离子注入和推结,形成界面电荷屏蔽层;在表面淀积SiO2并进行光刻和腐蚀,形成有源区;光刻形成P+图形窗口和N+图形窗口,分别进行BF2和As注入用于P+欧姆接触和N+欧姆接触;生长栅氧,淀积多晶,多晶刻蚀形成多晶场板;再淀积SiO2,形成接触孔,暴露出N+欧姆接触和P+欧姆接触用于金属欧姆接触;淀积金属,进行金属刻蚀形成金属场板;在背面淀积金属形成漏极。本发明在常规终端中增加界面电荷屏蔽层,对总剂量辐照后生成的界面电荷起到补偿作用,在总剂量辐照的条件下保持终端耐压不降低,实现了总剂量辐照加固。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top