[发明专利]一种全数字锁相环

摘要

本发明公开了一种全数字锁相环包括鉴相模块、数字滤波器、数字控制振荡器和第一分频器；鉴相模块的输出端连接数字滤波器的输入端，用于将鉴相模块第一输入端接收到的参考时钟，与鉴相模块第二输入端接收到的反馈时钟进行相位比较，输出与参考时钟和反馈时钟的相位差呈正相关关系的数字信号；数字滤波器的输出端连接数字控制振荡器的输入端，用于将数字信号滤波后输出至数字控制振荡器，以控制数字控制振荡器以预设频率变化值调节输出时钟的频率，预设频率变化值与数字信号的数值大小正相关。本发明在没有增加锁相环带宽及额外支路的情况下，大幅减小了锁相环的相位锁定时间。

主权项

1.一种全数字锁相环，其特征在于，包括鉴相模块、数字滤波器、数字控制振荡器和第一分频器；/n所述鉴相模块的输出端连接所述数字滤波器的输入端，用于将所述鉴相模块第一输入端接收到的参考时钟，与所述鉴相模块第二输入端接收到的反馈时钟进行相位比较，输出与所述参考时钟和所述反馈时钟的相位差呈正相关关系的数字信号，其中，所述反馈时钟为所述数字控制振荡器输出的输出时钟经所述第一分频器后的时钟；/n所述数字滤波器的输出端连接所述数字控制振荡器的输入端，用于将所述数字信号滤波后输出至所述数字控制振荡器，以控制所述数字控制振荡器以预设频率变化值调节输出时钟的频率，使反馈时钟的相位调节至所述参考时钟的相位，其中，所述预设频率变化值与所述数字信号的数值大小正相关；/n所述数字控制振荡器的输出端连接所述第一分频器的输入端；/n所述第一分频器的输出端连接所述鉴相模块的第二输入端；/n所述数字信号包括第一预设位数的高位数字信号和第二预设位数的低位数字信号；/n所述数字滤波器的输出端包括高位输出端和低位输出端；/n所述数字控制振荡器的输入端包括高位输入端和低位输入端；/n所述数字滤波器的高位输出端与所述数字控制振荡器对应的高位输入端连接，所述数字滤波器的低位输出端与所述数字控制振荡器对应的低位输入端连接；/n所述鉴相模块包括多输出开关式鉴相器时，所述多输出开关式鉴相器包括鉴相器，用于比较所述参考时钟与所述反馈时钟的相位，得到时间指示信号，并将所述时间指示信号传输给时间逻辑选择模块；/n连接于所述鉴相器的时间逻辑选择模块，用于根据所述时间指示信号，从所述参考时钟与所述反馈时钟中，选出上升沿先到的时钟传输至多个时间延迟模块的第一输入端，选出上升沿后到的时钟传输至所述多个时间延迟模块的第二输入端；/n并列连接于所述时间逻辑选择模块的多个时间延迟模块，用于对从第一输入端输入的时钟进行不同的时间延迟；/n对应连接于所述多个时间延迟模块的多个数字信号输出模块，用于根据参考时钟和反馈时钟的上升沿到来的先后顺序，输出对应的数字信号。/n