[发明专利]高增益扩频实时捕获的装置及方法有效

专利信息
申请号: 201610435806.2 申请日: 2016-06-17
公开(公告)号: CN106130603B 公开(公告)日: 2018-08-31
发明(设计)人: 孙永军;周昶;赵朋俊;王倩;董文欣 申请(专利权)人: 西安电子科技大学
主分类号: H04B1/7075 分类号: H04B1/7075
代理公司: 陕西电子工业专利中心 61205 代理人: 韦全生;王品华
地址: 710071*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出了一种高增益扩频实时捕获的装置及方法,用于解决现有技术存在的在低信噪比下隐蔽通信或突发通信中的实时捕获资源消耗过大和高增益高速率时不能实现的技术问题,捕获装置包括移位寄存器、解扩模块、多个RAM、顺序调整模块、符号调整模块、并行FFT运算及取模值模块、选择最大值模块、第一伪码PN1码片同步判决模块、频偏纠正模块和同步确认模块;捕获方法包括:产生发射同步信息和同步确认信息;对接收信息样点进行一次解扩;存储一次解扩值再并行输出;对并行输出的一次解扩值进行顺序和符号调整;再进行并行FFT及求模运算;并根据并行FFT输出模值的最大模值来控制同步确认;根据同步确认的结果判断是否捕获完成。
搜索关键词: 增益 实时 捕获 装置 方法
【主权项】:
1.一种高增益扩频实时捕获的装置,包括移位寄存器、解扩模块、多个RAM、顺序调整模块、符号调整模块、并行FFT运算及取模值模块和选择最大值模块,其中:移位寄存器,用于连续存储单个信号样点数据并在存储时并行输出原有的样点值数据;解扩模块,用于实现移位寄存器的输出与本地伪码的并行相关;多个RAM并行排列,用于存储解扩模块的输出,并对存储的解扩模块的输出并行输出;顺序调整模块,用于对多个RAM的输出按RAM存储的顺序进行顺序调整;符号调整模块,用于对顺序调整模块的输出进行符号调整;并行FFT运算及取模值模块,用于对符号调整模块的输出进行并行FFT运算,对运算结果求模,并行输出所有模值;选择最大值模块,用于选出并行FFT运算及取模值模块的输出的最大值,输出该最大值并记录该最大值的位置信息;其特征在于,所述移位寄存器,其深度与第二伪码PN2的长度相等;所述解扩模块存储的本地伪码为第二伪码PN2;所述多个RAM,其个数和第一伪码PN1的长度相等,单个RAM的容量与第二伪码PN2的长度相等,其后依次连接有顺序调整模块和符号调整模块,用于对多个RAM的输出依次进行顺序调整和符号调整;所述选择最大值模块,其后连有第一伪码PN1码片同步判决模块,第一伪码PN1同步判决模块的输出会控制频偏纠正模块和同步确认模块,频偏纠正模块和同步确认模块同时连接在第一伪码PN1同步判决模块之后,而同步确认模块又连接在频偏纠正模块之后,其中频偏纠正模块,利用从第一伪码PN1同步判决模块得到的历史最大模值对应的位置信息,连续对接收的单个信号样点数据进行频偏纠正,得到频偏纠正后的信号样点数据;同步确认模块,用于实现对频偏纠正模块的输出与第三伪码PN3的串行相关,并对相关结果进行判断。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610435806.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top