[发明专利]基于FPGA的LUKS认证芯片电路及其密码恢复方法

摘要

基于FPGA的LUKS认证芯片电路及其密码恢复方法。芯片电路设控制、密码生成、3个用户密钥PBKDF2、用户密钥选择、AES128密钥扩展、AES128解密、BRAM存储、反取证合并、哈希校验值PBKDF2和比较共12个模块。密码恢复方法：FPGA处理器解析加密的LUKS镜像文件获取认证需要的数据；处理器将认证需要的数据写入控制模块的寄存器；处理器向LUKS认证芯片电路发送启动信号，芯片电路进行密码恢复；处理器启动芯片电路后监测芯片电路控制模块中状态寄存器，获取认证是否完毕及认证是否成功的信息；处理器监测到认证完毕，若成功，向控制台输出认证恢复的密码；若失败，输出密码恢复失败信息。

主权项

1.基于FPGA的LUKS认证芯片电路，其特征在于设有控制模块、密码生成模块、第一用户密钥PBKDF2模块、第二用户密钥PBKDF2模块、第三用户密钥PBKDF2模块、用户密钥选择模块、AES128密钥扩展模块、AES128解密模块、BRAM存储模块、反取证合并模块、哈希校验值PBKDF2模块和比较模块；通过FPGA内部AXI总线连接FPGA处理器与LUKS认证芯片电路，利用运行在FPGA处理器上的FPGA处理器，输入认证数据、启动LUKS认证芯片电路并实现密码恢复方法；所述控制模块分别与密码生成模块、第一用户密钥PBKDF2模块、第二用户密钥PBKDF2模块、第三用户密钥PBKDF2模块、用户密钥选择模块、AES128密钥扩展模块、AES128解密模块、BRAM存储模块、反取证合并模块、哈希校验值PBKDF2模块和比较模块连接，控制模块通过输入的状态信号对密码生成模块、第一用户密钥PBKDF2模块、第二用户密钥PBKDF2模块、第三用户密钥PBKDF2模块、用户密钥选择模块、AES128密钥扩展模块、AES128解密模块、BRAM存储模块、反取证合并模块、哈希校验值PBKDF2模块和比较模块进行监测，并生成对应输出控制信号对密码生成模块、第一用户密钥PBKDF2模块、第二用户密钥PBKDF2模块、第三用户密钥PBKDF2模块、用户密钥选择模块、AES128密钥扩展模块、AES128解密模块、BRAM存储模块、反取证合并模块、哈希校验值PBKDF2模块和比较模块的工作时序进行控制，实现LUKS认证功能；密码生成模块的输出端分别与第一用户密钥PBKDF2模块、第二用户密钥PBKDF2模块、第三用户密钥PBKDF2模块的输入端连接，为第一用户密钥PBKDF2模块、第二用户密钥PBKDF2模块、第三用户密钥PBKDF2模块分别提供用户密码；第一用户密钥PBKDF2模块、第二用户密钥PBKDF2模块、第三用户密钥PBKDF2模块的输出端与用户密钥选择模块的输入端连接，用于输出用户密钥；用户密钥选择模块的输出端与AES128密钥扩展模块的输入端连接，根据控制模块的输出控制信号选择输出对应的用户密钥；AES128密钥扩展模块的输出端与AES128解密模块的输入端连接，用于输出AES128解密所需密钥；AES128解密模块的输入端与BRAM存储模块的输出端连接，用于读取BRAM存储模块的加密数据进行解密，AES128解密模块的输出端与反取证合并模块的输入端连接，为反取证合并模块输出待合并的数据；反取证合并模块的输出端与哈希校验值PBKDF2模块输入端连接，用于输出由用户密码计算得来的主密钥；哈希校验值PBKDF2模块的输出端与比较模块的输入端连接，用于输出由用户密码计算的密钥的哈希校验值；比较模块的输入端与控制模块的输出端连接，用于读取主密钥的哈希校验值与生成的哈希校验值进行比较，并将比较结果输出给控制模块。