[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201610169772.7 申请日: 2016-03-23
公开(公告)号: CN106024792B 公开(公告)日: 2021-07-09
发明(设计)人: 天羽生淳 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L27/1157 分类号: H01L27/1157;H01L29/423;H01L21/28
代理公司: 北京市金杜律师事务所 11256 代理人: 李辉;董典红
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请涉及半导体器件及其制造方法。目的在于提供一种可靠性提高的半导体器件,该半导体器件具有MONOS存储器,该MONOS存储器通过将载流子注入到电荷存储部分中来重写数据。当形成具有小栅极长度的存储器栅极电极以便将写入操作中的载流子注入位置与擦除操作中的载流子注入位置重叠时,在半导体衬底的主表面的凹陷中形成包括电荷存储部分的ONO膜,用于确保大沟道长度,其中写入操作和擦除操作的载流子注入位置均进入该ONO膜中。在制造该结构的步骤中,控制栅极电极通过经第一刻蚀和第二刻蚀的对多晶硅膜的逐步处理来形成,并且然后通过第二刻蚀在控制栅极电极的一侧上的半导体衬底的主表面中形成凹陷。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
一种制造半导体器件的方法,包括以下步骤:(a)提供半导体衬底,所述半导体衬底具有第一区域、第二区域和第三区域,所述第一区域、所述第二区域和所述第三区域以此顺序沿所述半导体衬底的主表面而相邻地布置;(b)在所述半导体衬底的所述主表面上方连续地形成第一绝缘膜和第一导体膜;(c)去除在所述第一区域中的所述第一导体膜;(d)去除在所述第三区域中的所述第一导体膜、所述第一绝缘膜、和所述半导体衬底的上表面的一部分,以在所述半导体衬底的所述上表面中形成凹陷;(e)在所述步骤(c)和(d)之后,在所述第三区域中的所述半导体衬底的所述凹陷的底表面上方连续地形成第二绝缘膜和存储器栅极电极,所述第二绝缘膜中具有电荷保持部分;以及(f)在所述第二区域和所述第三区域的布置方向上,在所述半导体衬底的所述上表面中形成具有第一导电类型的第一源极区域和具有所述第一导电类型的第一漏极区域的对,使得其间夹有所述第二区域和所述第三区域,其中在所述步骤(c)和(d)之后,保留在所述第二区域中的所述第一导体膜构成第一控制栅极电极,以及其中所述第一控制栅极电极、经由所述第二绝缘膜而与所述第一控制栅极电极的侧壁相邻的所述存储器栅极电极、所述第一源极区域以及所述第一漏极区域构成非易失性存储器的第一存储器单元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610169772.7/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体存储装置-202210008957.5
  • 佐藤弘康 - 铠侠股份有限公司
  • 2022-01-06 - 2022-12-23 - H01L27/1157
  • 本发明的实施方式提供一种能够较好地制造的半导体存储装置。实施方式的半导体存储装置具备:衬底;多个第1导电层及多个第1绝缘层,交替排列于与衬底交叉的第1方向;第1半导体层,在第1方向延伸,与多个第1导电层及多个第1绝缘层对向;第1电荷存储层,设置于多个第1导电层及第1半导体层之间;及第2半导体层,连接于第1半导体层的第1方向的一端部。多个第1绝缘层中的至少一部分包含第1元素,第1元素是磷(P)、砷(As)、碳(C)及氬(Ar)中的至少1个。
  • 三维存储器的制作方法-202010438263.6
  • 王启光 - 长江存储科技有限责任公司
  • 2020-05-21 - 2022-12-20 - H01L27/1157
  • 本发明提供了一种三维存储器的制作方法。该方法在形成牺牲层的工艺中,顶层牺牲层对底层牺牲层具有第一刻蚀选择比A,顶层牺牲层对中间牺牲层具有第二刻蚀选择比B,其中,A≤B≤1,且A≠1,从而通过在牺牲层的沉积阶段通过改变材料组分,在湿法刻蚀去除上述牺牲层的工艺中改变了牺牲层的刻蚀速率,使位于下层的牺牲层相比于上层的牺牲层的刻蚀速率更大,上述刻蚀速率的差异能够平衡工艺中刻蚀负载效应而导致的下层牺牲层与上层牺牲层的刻蚀速率的差异,降低了与上层牺牲层接触的部分电荷阻挡层受到的损伤,有效解决了电荷阻挡层在上下位置损伤不均的问题,提高了电荷阻挡层在上下位置的台阶覆盖能力。
  • 一种3D NAND存储器件的制造方法-202010905484.X
  • 张文杰 - 长江存储科技有限责任公司
  • 2020-09-01 - 2022-12-20 - H01L27/1157
  • 本申请提供一种3D NAND存储器件的制造方法,包括先对第二介质层进行刻蚀,形成贯穿至导电层的导电层接触孔,沉积保护材料,以在导电层接触孔侧壁和底部形成保护层,对第二介质层和第一介质层进行刻蚀,形成台阶区外围贯穿至衬底的外围接触孔,之后,可以通过刻蚀后处理,去除保护层,并对外围接触孔进行清理。也就是说,刻蚀后处理过程可以对外围接触孔进行处理,从而降低衬底的接触电阻,保护层可以在后续的刻蚀后处理过程中保护导电层接触孔,避免导电层接触孔的尺寸被错误的扩大而出现短路,且刻蚀后处理过程能够去除保护层,无需额外的操作,因此能够在较少操作的基础上,刻蚀得到可靠的导电层接触孔和外围接触孔,有效控制工艺质量。
  • 半导体存储装置及半导体存储装置的制造方法-202210022108.5
  • 小泽歩 - 铠侠股份有限公司
  • 2022-01-10 - 2022-12-16 - H01L27/1157
  • 本发明的实施方式提供一种能实现接点配置数量增加与接点部小型化的半导体存储装置及半导体存储装置的制造方法。本发明的一实施方式的半导体存储装置具备存储单元阵列与接点部。存储单元阵列是在积层体上三维配置存储单元而成,该积层体积层有多个包含导电层及绝缘层的组的单元层。接点部连接存储单元阵列与导电层和接点。接点部具有降阶部与升阶部。降阶部具有向远离存储单元阵列的第1方向逐级降阶的多个阶台部。升阶部与降阶部在正交于第1方向的第2方向上邻接。升阶部具有向第1方向逐级升阶的多个阶台部。配置在降阶部的阶台部的接点与配置在升阶部的阶台部的接点沿第2方向配置。
  • 三维半导体存储器器件以及包括其的电子系统-202210363814.6
  • 孙龙勋 - 三星电子株式会社
  • 2022-04-07 - 2022-12-16 - H01L27/1157
  • 一种三维半导体存储器器件可以包括:包括单元阵列区域和接触区域的衬底;包括层间介电层和栅电极的堆叠结构;源极结构;以及位于衬底和堆叠结构之间的模制结构。第一竖直沟道结构在单元阵列区域上处于竖直沟道孔中。第一竖直沟道结构中的每一个可以包括顺序层叠在一个竖直沟道孔的内侧表面上的第一阻挡图案、数据存储图案和竖直半导体图案。模制结构可以包括顺序堆叠在衬底上的第一缓冲绝缘层、第一半导体层、第二缓冲绝缘层和第二半导体层。源极结构可以与竖直半导体图案的侧表面的一部分物理接触。
  • 半导体器件及其制备方法、存储器和存储系统-202211124065.8
  • 吴林春;周文犀;吴双双;韩玉辉 - 长江存储科技有限责任公司
  • 2022-09-15 - 2022-12-13 - H01L27/1157
  • 本发明公开了一种半导体器件及其制备方法、存储器和存储系统,该方法包括提供衬底,在衬底一侧于相对横向表面的纵向上形成堆叠层,堆叠层包括间隔叠层,间隔叠层包括第一停止层与第二停止层,且第一停止层包括位于第一区域的第一停止层易氧化区,以及位于第二区域的第一停止层非掺杂区,在第一区域的堆叠层中形成沟道孔的侧壁内对第一停止层易氧化区和第二停止层进行氧化处理,其中第一停止层易氧化区的氧化速率大于第二停止层的氧化速率,从而能够在对沟道孔底部进行氧化处理时,实现沟道孔在与第一停止层对应的部位处形成凸起结构以减少沟道孔的深度,避免在沟道孔底部刻蚀时对沟道孔深处凿孔的均匀性产生影响,增加沟道孔底部刻蚀的工艺窗口。
  • 半导体器件及其制备方法、存储器和存储系统-202211124454.0
  • 吴林春;李思晢;孔翠翠;张坤 - 长江存储科技有限责任公司
  • 2022-09-15 - 2022-12-13 - H01L27/1157
  • 本发明公开了一种半导体器件及其制备方法、存储器和存储系统,包括提供具有横向表面的衬底,在衬底一侧于相对横向表面的纵向上形成堆叠层,堆叠层包括由牺牲层和层间绝缘层交替堆叠的第一堆叠结构、以及由停止层和间隔层交替堆叠的底堆叠结构,堆叠层包括核心区以及台阶区,停止层包括第一停止层和第二停止层,第二停止层位于第一停止层上,在堆叠层的核心区形成纵向延伸的沟道孔,在沟道孔的侧壁内对第一停止层和第二停止层进行氧化处理,其中,对第一停止层进行氧化处理的氧化速率大于第二停止层进行氧化处理的氧化速率,采用本发明实施例,能够避免在沟道孔底部刻蚀时对沟道孔深处凿孔的均匀性产生影响,进而增加了沟道孔底部刻蚀的工艺窗口。
  • 存储器元件及其制造方法-202110675870.9
  • 李鸿志;张智钦 - 旺宏电子股份有限公司
  • 2021-06-18 - 2022-12-13 - H01L27/1157
  • 本公开提供了一种存储器元件,包括:第一叠层结构,包括第一绝缘层以及位于所述第一绝缘层上的第一导电层;第二叠层结构,位于所述第一叠层结构上,所述第二叠层结构包括相互交替的多个第二导电层与多个第二绝缘层;通道柱,穿过所述第二叠层结构,并且延伸至所述第一叠层结构;储存层,位于所述通道柱与所述第一叠层结构之间以及所述通道柱与所述第二叠层结构之间;以及导电柱,位于所述第一导电层中,且与所述第一导电层和所述基底电性连接。
  • 半导体装置和包括该半导体装置的数据存储系统-202210647807.9
  • 孙龙勋;金俊亨;任峻成 - 三星电子株式会社
  • 2022-06-09 - 2022-12-13 - H01L27/1157
  • 提供了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括:衬底,其具有第一区域和第二区域;栅电极,其在与衬底的上表面垂直的第一方向上堆叠并且彼此间隔开,并且在第二区域上在第二方向上延伸不同的长度,以具有其上表面被暴露的焊盘区域;沟道结构,其在第一区域上穿透栅电极,在第一方向上延伸,并且分别包括沟道层;接触插塞,其穿透栅电极的焊盘区域,并且在第一方向上延伸;以及接触绝缘层,其围绕接触插塞。栅电极的侧表面在焊盘区域中比栅电极中的位于焊盘区域下方的栅电极更朝向接触插塞突出。
  • 三维存储器及其制作方法、存储器系统-202211212011.7
  • 李贝贝;徐伟;袁彬;许宗珂;霍宗亮 - 长江存储科技有限责任公司
  • 2022-09-30 - 2022-12-06 - H01L27/1157
  • 本公开实施例公开了一种三维存储器的制作方法,包括:提供半导体层;半导体层包括沿第一方向排布的第一区域、第二区域、第三区域;第一方向垂直于第二方向,第二方向为半导体层的厚度方向;在半导体层上形成包括绝缘层和牺牲层交替层叠的堆叠结构;形成贯穿堆叠结构且从第一区域上的堆叠结构延伸至第三区域上的堆叠结构的栅缝隙;第二区域上的栅缝隙在第三方向的尺寸大于第一区域以及第三区域上的栅缝隙在第三方向的尺寸,第三方向与第一方向以及第二方向均垂直;在栅缝隙中填充牺牲材料,形成牺牲结构;去除第二区域上的牺牲材料,形成第一凹槽;在第一凹槽中填充第一材料层;分别去除第一区域上的牺牲材料以及第三区域上的牺牲材料。
  • 半导体结构及其制备方法、三维存储器-202211078863.1
  • 张坤;吴双双;吴林春;周文犀;张中;谢景涛;韩玉辉;王迪;顾妍 - 长江存储科技有限责任公司
  • 2022-09-05 - 2022-12-06 - H01L27/1157
  • 本公开提供了一种半导体结构及其制备方法、三维存储器,涉及半导体芯片技术领域,旨在解决相关技术中三维存储器存储容量较小的问题。半导体结构包括堆叠结构和栅线缝隙结构,栅线缝隙结构包括第一分隔结构和第二分隔结构;第一分隔结构包括第一部分,第一部分与第二分隔结构相连;第二分隔结构沿第一方向的宽度大于第一部分沿第一方向的宽度。在去除第二分隔结构周围的牺牲层时,有利于减少由第二区流向第一区的刻蚀液,进而避免刻蚀到位于第一区的沟道结构处,减小过渡区的延伸长度,提高半导体结构的存储容量。上述半导体结构应用于三维存储器中,以实现数据的读取和写入操作。
  • 半导体结构及其制备方法、三维存储器-202211079935.4
  • 张坤;吴林春;周文犀 - 长江存储科技有限责任公司
  • 2022-09-05 - 2022-12-06 - H01L27/1157
  • 本公开提供了一种半导体结构及其制备方法、三维存储器,涉及半导体芯片技术领域,旨在解决相关技术中的三维结构的存储器的存储容量较小的问题。所述半导体结构包括:由第一区延伸至第二区的栅线缝隙结构,栅线缝隙结构包括隔离结构、第一分隔结构和第二分隔结构,隔离结构位于第一区,且位于第一分隔结构和第二分隔结构之间。在两次去除部分牺牲层的过程中,隔离结构有利于阻挡刻蚀液流入另一侧所在的区域内,进而有利于缩短第一区内过渡区的延伸长度,提高存储容量。上述半导体结构应用于三维存储器中,以实现数据的读取和写入操作。
  • 执行UV辅助擦除操作的存储器件-201810686765.3
  • 吴真用 - 爱思开海力士有限公司
  • 2018-06-28 - 2022-12-06 - H01L27/1157
  • 一种非易失性存储器件包括:多个字线,其被层叠;柱体结构,其在垂直方向上穿过字线;以及电压供给器,其适用于将根据操作模式而需要的多个偏压供给到字线和柱体结构。柱体结构包括:垂直沟道区,其被设置在核心区中;以及激光二极管结构,其被设置在字线与垂直沟道区之间以围绕垂直沟道区的外围。
  • 存储器-202110441423.7
  • 李军辉;沈保家;於成星;周静兰 - 长江存储科技有限责任公司
  • 2020-06-08 - 2022-12-02 - H01L27/1157
  • 本公开实施例公开了一种存储器,包括:第一栅叠层结构,位于衬底表面,包括依次交替层叠设置的第一绝缘层和第一栅极层;第二栅叠层结构,位于第一栅叠层结构表面,包括依次交替层叠设置的第二绝缘层和第二栅极层;沟道结构,贯穿第一栅叠层结构和第二栅叠层结构;第一电荷阻挡结构,位于沟道结构和第一栅极层之间;第二电荷阻挡结构,贯穿第一栅叠层结构和第二栅叠层结构;其中,位于第一栅叠层结构中的第二电荷阻挡结构,位于沟道结构和第一电荷阻挡结构之间,且位于沟道结构和第一绝缘层之间;位于第二栅叠层结构中的第二电荷阻挡结构,位于沟道结构和第二栅极层之间,且位于沟道结构和第二绝缘层之间。
  • 三维存储器及三维存储器制造方法-202010209346.8
  • 张坤;孙中旺;吴林春;刘磊;周文犀 - 长江存储科技有限责任公司
  • 2020-03-23 - 2022-12-02 - H01L27/1157
  • 本发明提供一种三维存储器及三维存储器制造方法,该三维存储器包括基底以及设置于基底上的堆栈结构及外部结构;外部结构连接在堆栈结构的外围边缘,且外部结构设置有贯穿外部结构的导电触点;堆栈结构中设置有贯穿堆栈结构的沟道结构;基底背离堆栈结构的一侧设置有平行基底延伸的导电体,导电体的一端具有贯穿基底的第一导电部,第一导电部与导电触点电连接;导电体的另一端具有第二导电部,第二导电部嵌入与堆栈结构相对应的基底中,并与沟道结构电连接,从而可以取消相关技术中堆栈结构中的公共源极触点,避免了形成耦合电容的问题,提高三维存储器的读取及擦除速率。
  • 一种混合存储器结构及其制作方法、操作方法-202110579107.6
  • 范冬宇;夏志良;霍宗亮;叶甜春 - 中国科学院微电子研究所
  • 2021-05-26 - 2022-11-29 - H01L27/1157
  • 本发明涉及一种混合存储器结构及其制作方法、操作方法,该存储器结构包括位于基底上的层叠结构,层叠结构包括交替排布的主栅层和隔离层,且层叠结构的底层和顶层均为隔离层,层叠结构包括相互分隔的第一/第二层叠结构;第一存储单元包括第一层叠结构、第一通孔和在第一通孔的侧壁依次设置的阻挡层、电荷捕获层、隧穿层、第一沟道层以及第一支撑层;第二存储单元包括第二层叠结构、第二通孔和在第二通孔的侧壁依次设置的介质层、铁电层、辅栅极材料层、第二沟道层以及第二支撑层。本申请的技术方案避免了芯片与芯片之间的数据传输,实现了芯片内部的数据传输,避免了外部数据总线的传输延迟影响,提高了数据的传输速度。
  • 半导体器件以及包括该半导体器件的电子系统-202210544364.0
  • 金志荣;康范圭;任峻成;成锡江 - 三星电子株式会社
  • 2022-05-18 - 2022-11-29 - H01L27/1157
  • 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括:具有单元区域和连接区域的基板;具有多个第一栅极层和多个第一层间绝缘层的第一堆叠结构;以及具有多个第二栅极层和多个第二层间绝缘层的第二堆叠结构。每个第一栅极层包括在基板的单元区域中的中心部分和在基板的连接区域中的端部分。每个第二栅极层包括在基板的单元区域中的中心部分和在基板的连接区域中的端部分。在每个第一栅极层的端部分和中心部分之间的厚度差不同于在每个第二栅极层的端部分和中心部分之间的厚度差。
  • NOR型存储器件及其制造方法及包括存储器件的电子设备-202210849985.X
  • 朱慧珑 - 中国科学院微电子研究所
  • 2022-07-19 - 2022-11-25 - H01L27/1157
  • 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例,该NOR型存储器件可以包括:设置在衬底上的至少一个存储单元层,该至少一个存储单元层包括彼此叠置的第一源/漏层、第一沟道层、第二源/漏层、第二沟道层和第三源/漏层;相对于衬底竖直延伸以穿过该至少一个存储单元层的至少一个栅堆叠,该至少一个栅堆叠包括栅导体层和设置在栅导体层与该至少一个存储单元层之间的存储功能层,其中在该至少一个栅堆叠与该至少一个存储单元层相交之处限定存储单元;至少一条位线,电连接到该至少一个存储单元层中的第二源/漏层;以及至少一条源极线,电连接到该至少一个存储单元层中的第一源/漏层和第三源/漏层。
  • 包括具有气隙的坝结构的半导体器件和包括其的电子系统-202210558714.9
  • 宋炫周;金柄宅;李海旻 - 三星电子株式会社
  • 2022-05-20 - 2022-11-25 - H01L27/1157
  • 一种半导体器件和包括其的电子系统,该半导体器件包括外围电路结构、半导体层、源极导电层、连接模层、支撑导电层、掩埋绝缘层、栅极堆叠结构、模结构、穿过栅极堆叠结构的沟道结构和支撑物层、穿过模结构和掩埋绝缘层的通孔通路、在栅极堆叠结构和模结构之间的坝结构、在坝结构上的上支撑物层、以及穿过栅极堆叠结构和上支撑物层的字线分隔层。坝结构包括第一间隔物、在第一间隔物内的第二间隔物、连接到上支撑物层并部分地在第二间隔物的内侧壁上或覆盖第二间隔物的内侧壁的下支撑物层、以及具有由第二间隔物限定的侧壁和由下支撑物层限定的顶端的气隙。
  • 三维存储器及其制备方法-202211009583.5
  • 高庭庭;夏志良;刘小欣;孙昌志;杜小龙 - 长江存储科技有限责任公司
  • 2021-06-21 - 2022-11-18 - H01L27/1157
  • 本申请提供了一种三维存储器及其制备方法。该三维存储器包括:存储叠层结构;多个存储沟道结构,贯穿存储叠层结构;选择叠层结构,位于存储叠层结构上;顶部选择栅切口结构,贯穿选择叠层结构;以及多个选择沟道结构,贯穿选择叠层结构并与多个存储沟道结构分别连接,其中,多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置,顶部选择栅切口结构在相邻的选择沟道结构行之间延伸;顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行,其中,偏置选择沟道结构行中的选择沟道结构,其轴线与顶部选择栅切口结构的距离,大于其连接的存储沟道结构的轴线与顶部选择栅切口结构的距离。
  • 背栅以及相关设备、系统和方法-202011576664.4
  • A·比克斯勒;M·奥莱谢;A·法鲁辛 - 美光科技公司
  • 2020-12-28 - 2022-11-18 - H01L27/1157
  • 公开背栅以及相关设备、系统和方法。一种设备包含沟道材料,其包含第一侧和与所述第一侧相对的第二侧。所述设备还包含字线,其包括沿所述沟道材料的所述第一侧隔开的导电材料。所述设备进一步包含背栅,其包括接近所述沟道材料的所述第二侧的导电材料。一种方法包含根据存储器操作,对与存储器单元相关联的位线和字线加偏压,以及在对所述位线和所述字线加偏压的同时,对所述背栅加偏压。
  • 三维存储器及其制造方法-202110817691.4
  • 秦周铉;张坤 - 长江存储科技有限责任公司
  • 2021-07-20 - 2022-11-18 - H01L27/1157
  • 本申请提供了一种三维存储器及其制造方法,所述三维存储器包括:衬底、位于衬底上的存储堆叠结构以及穿过存储堆叠结构的沟道结构;其中,沟道结构包括沟道层,沟道层具有依次相接的多个相同导电类型的掺杂区;其中,每个掺杂区内的掺杂浓度相同,多个掺杂区彼此的掺杂浓度向背离衬底的方向依次增大。本申请提供的三维存储器在掺杂区的相接界面形成相反的感应电荷,从而生成感应电场,增强了空穴传输效率,提升了擦除质量并缩短了擦除时间。
  • 三维存储器及其制备方法、电子设备-202211139108.X
  • 黄武根;肖亮;王溢欢;伍术 - 长江存储科技有限责任公司
  • 2022-09-19 - 2022-11-15 - H01L27/1157
  • 本公开提供了一种三维存储器及其制备方法、电子设备,涉及半导体芯片技术领域,旨在解决在工艺过程中沟道结构容易出现倾倒的问题。上述制备方法包括:形成初始半导体结构;去除衬底及功能层伸入衬底的部分,以露出沟道层伸出部;形成第一半导体层,第一半导体层覆盖沟道层伸出部中的沟道层顶面和沟道层侧面;形成支撑层,支撑层覆盖第一半导体层;对所述第一半导体层进行激光退火处理。上述制备方法应用于三维存储器的制备。
  • 半导体结构及其制备方法、三维存储器、存储系统-202211143553.3
  • 魏禹农 - 长江存储科技有限责任公司
  • 2022-09-20 - 2022-11-15 - H01L27/1157
  • 本公开提供了一种半导体结构及其制备方法、三维存储器、存储系统,涉及半导体芯片技术领域,旨在提高多个CT孔的制作精度,以提高多个CT孔内接触部的导电性能。所述半导体结构包括堆叠结构、多个接触部和虚拟填充部。堆叠结构包括交替叠置的多层栅极层和多层第一介质层。堆叠结构具有存储区和连接区。多个接触部设置于连接区。所述接触部由堆叠结构的上表面延伸至多层栅极层中的目标栅极层,且与目标栅极层连接。虚拟填充部设置于多个接触部远离存储区的一侧,且与多个接触部间隔设置;虚拟填充部由堆叠结构的上表面向堆叠结构内部延伸。上述半导体结构应用于三维存储器中,以实现数据的读取和写入操作。
  • 存储器装置以及形成存储器装置的方法-202110676072.8
  • 丁榕泉;王世钰;陈绍岐 - 旺宏电子股份有限公司
  • 2021-06-18 - 2022-11-01 - H01L27/1157
  • 本公开提供一种存储器装置以及形成存储器装置的方法。在一个方面中,半导体装置包含半导体基板、配置于半导体基板上的一或多个放电电路、导电耦接至一或多个放电电路的一或多个共同源极线(CSL)层以及具有配置于一或多个CSL层上的多个垂直通道中的存储器单元的三维(3D)阵列的存储器阵列。多个垂直通道中的每一垂直通道包含各别的存储器单元串,且一或多个CSL层中的每一CSL导电耦接至对应的存储器单元串。一或多个放电电路中的每一放电电路包含由穿过存储器阵列的一或多个对应导电线停用的一或多个晶体管。
  • SONOS存储器及其制造方法-202210876152.2
  • 高勇平;孙勤 - 上海华力集成电路制造有限公司
  • 2022-07-25 - 2022-11-01 - H01L27/1157
  • 本发明公开了一种SONOS存储器,栅极结构包括依次叠加的隧穿介质层、氮化存储层、控制介质层和栅极导电材料层。氮化存储层由沉积的TiN层经过快速热处理后形成的二维纳米点阵组成;利用TiN层形成的纳米点的势阱实现对电荷存储;TiN层沉积的厚度均匀,同时利用快速热处理对TiN层进行均匀处理的特性使得二维纳米点阵中的所述纳米点分布均匀,从而改善SONOS存储器的阈值电压的均一性。本发明还公开了一种SONOS存储器的制造方法。
  • 制造半导体器件的方法-202210001688.X
  • 朴焕悦;景世振;金日禹;李敏雨;郑映澔 - 三星电子株式会社
  • 2022-01-04 - 2022-10-25 - H01L27/1157
  • 在制造半导体器件的方法中,在衬底上交替地并重复地形成第一绝缘层和第一牺牲层以形成模制层。在所述模制层上形成包括顺序地堆叠的蚀刻停止层和第二牺牲层的牺牲层结构。在所述牺牲层结构上形成硬掩模之后,通过使用所述硬掩模作为蚀刻掩模的干蚀刻工艺蚀刻所述牺牲层结构和所述模制层,以形成暴露所述衬底的上表面的沟道孔并且在所述第二牺牲层的与所述沟道孔相邻的侧壁上形成凹陷。在所述沟道孔中形成存储沟道结构。将所述第一牺牲层替换为栅电极。
  • 包括含不同存储器单元的块的电子装置以及相关方法及系统-202210404961.3
  • 刘艺芬;卢景煌;罗双强 - 美光科技公司
  • 2022-04-18 - 2022-10-21 - H01L27/1157
  • 本申请案涉及包括在第一及第二块中具有不同存储器单元的块的电子装置,及相关方法及系统。所述第一及第二块中的所述存储器单元包括延伸穿过堆叠的存储器柱。所述存储器柱包括横向邻近于所述堆叠的电荷阻挡材料、横向邻近于所述电荷阻挡材料的存储氮化物材料、横向邻近于所述存储氮化物材料的隧道电介质材料、横向邻近于所述隧道电介质材料的沟道材料及所述沟道材料的相对侧之间的填充材料。所述第一块中的所述存储氮化物材料及所述隧道电介质材料中的一或多者在厚度上或在材料成分上与所述第二块中的所述存储氮化物材料及所述隧道电介质材料中的一或多者不同。公开额外电子装置,及形成电子装置的方法及相关系统。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top