[发明专利]半导体装置及其制造方法有效

专利信息
申请号: 201610136210.2 申请日: 2016-03-10
公开(公告)号: CN105977238B 公开(公告)日: 2021-04-27
发明(设计)人: 井村行宏;木村吉孝;秋野胜 申请(专利权)人: 艾普凌科有限公司
主分类号: H01L23/525 分类号: H01L23/525;H01L21/768
代理公司: 北京三友知识产权代理有限公司 11127 代理人: 李辉;黄纶伟
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供半导体装置及其制造方法。所述半导体装置具有能够借助激光进行切断的熔断元件且具有耐腐蚀性。以从半导体衬底的背面照射的激光在熔断元件上聚光而能够进行发热、膨胀、破裂的方式,在熔断元件的上部隔着金属的格子和留在其间的层间膜配置有氮化硅膜。为了防止水分的侵入,在半导体装置的正面配置有相同厚度的氮化硅膜。
搜索关键词: 半导体 装置 及其 制造 方法
【主权项】:
一种半导体装置,其具有借助激光进行切断的熔断元件,该半导体装置具有:半导体衬底;场绝缘膜,其设置于所述半导体衬底的正面;熔断元件,其设置于所述场绝缘膜之上;中间绝缘膜,其覆盖所述熔断元件的侧面和上表面;金属的格子,其设置于所述中间绝缘膜之上并覆盖所述熔断元件;层间膜,其设置于所述格子的周围;开口区域,其设置于所述层间膜并具有侧面和底部;以及氮化硅膜,其覆盖所述开口区域的正面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于艾普凌科有限公司,未经艾普凌科有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610136210.2/,转载请声明来源钻瓜专利网。

同类专利
  • 电子装置及其修补方法-202211697488.9
  • 林嘉新;林宜宏;吴彦徵;叶承霖 - 群创光电股份有限公司
  • 2022-12-28 - 2023-10-27 - H01L23/525
  • 本揭露提供一种电子装置及其修补方法。修补电子装置的方法包括:提供面板,其中面板包括基板、设置在基板上的第一导电层、设置在基板上的晶体管以及设置在第一导电层与晶体管之间的介电层,其中晶体管包括第一电极以及第二电极;以及以激光光束切割所述第一电极以及所述第二电极中的至少一个,且激光光束所形成的切割点与所述第一导电层不重叠。
  • 熔丝元件以及半导体元件-202310013118.7
  • 陈奕儒;饶瑞修 - 南亚科技股份有限公司
  • 2023-01-05 - 2023-09-12 - H01L23/525
  • 本公开提供一种熔丝元件及半导体元件。该熔丝元件包括一主动区,包括一源极区以及一漏极区,该漏极区设置在源极区旁边;一栅极区,设置在该主动区上;以及一浅沟隔离结构,围绕该主动区。此外,该漏极区包括一端子,经配置以接收一应力电压,以便建立从该漏极区到该源极区的一导电路径。
  • 熔丝修调结构及其制备方法、集成电路-202211569477.2
  • 吕慧瑜;罗杰馨;柴展 - 上海功成半导体科技有限公司
  • 2022-12-08 - 2023-09-12 - H01L23/525
  • 本发明公开了一种熔丝修调结构及其制备方法、集成电路,涉及集成电路芯片修调技术领域。该熔丝修调结构包括N型衬底、位于N型衬底上的第一绝缘层、位于第一绝缘层上的熔丝层以及位于熔丝层上的第二绝缘层;熔丝层上具有间隔设置的第一焊盘和第二焊盘,第二绝缘层上开设有露出第一焊盘的第一窗口和露出第二焊盘的第二窗口;熔丝修调结构还包括位于第一绝缘层和N型衬底之间的P型区,P型区和N型衬底共同形成沿第二绝缘层朝向第一绝缘层的方向导通的PN结。该熔丝修调结构能够解决熔丝在熔断时易导致第一绝缘层被破坏的问题,从而能够避免熔丝修调结构产生漏电流,进而可以提高IC的可靠性。
  • 一种高速开关通道结构及制备工艺-202310886652.9
  • 吕宇强;鞠建宏;倪胜中 - 江苏帝奥微电子股份有限公司
  • 2023-07-18 - 2023-09-08 - H01L23/525
  • 本发明公开了一种高速开关通道结构及制备工艺,其中通道结构包括:开关MOS管、顶层金属层、P阱层、深N阱层及衬底;所述衬底上依次设置有所述深N阱层及所述P阱层,所述顶层金属层设置在所述P阱层远离所述深N阱层的一侧,且所述开关MOS管设置在所述衬底上;本发明通过在高速电路的通道金属下方的衬底地上,形成多个PN结,通过反向偏置各个PN结,形成串联PN结电容,实现降低高速通道金属对地寄生电容的效果。
  • 反熔丝结构、反熔丝阵列及其操作方法、存储器-202310522241.1
  • 侯闯明 - 长鑫存储技术有限公司
  • 2023-05-09 - 2023-08-08 - H01L23/525
  • 本公开实施例提供一种反熔丝结构、反熔丝阵列及其操作方法、存储器,其中,反熔丝结构包括:有源区、以及位于有源区表面的第一子栅极结构、第二子栅极结构、第二栅极结构、第三子栅极结构、第四子栅极结构和第四栅极结构;其中,第一子栅极结构与第二子栅极结构电连接,且第二栅极结构位于第一子栅极结构与第二子栅极结构之间;第三子栅极结构与第四子栅极结构电连接,且第四栅极结构位于第三子栅极结构与第四子栅极结构之间。
  • 用于集成电路失效保护熔丝封装的方法及设备-201711452772.9
  • B·J·马莱;史蒂夫·库默尔;B·S·库克 - 德州仪器公司
  • 2017-12-27 - 2023-08-08 - H01L23/525
  • 本发明涉及用于集成电路失效保护熔丝封装的方法及设备。在所描述的实例中,一种设备(图1A,100)包含:集成电路裸片(116),其具有多个端子;所述集成电路裸片(116)位于具有用于外部连接的引线(112)的引线框的裸片垫部分(118)上,所述引线(112)中的至少一些具有电耦合到所述集成电路裸片(116)的至少一个端子的内部部分;熔丝元件(120),其耦合在所述引线框(112)的所述引线中的一者与从所述集成电路裸片(116)的所述多个端子选择的至少一个端子之间;及囊封材料(110),其围绕所述集成电路裸片及所述引线框以形成包含所述集成电路裸片及所述熔丝元件的封装集成电路,且在所述囊封材料中具有围绕所述熔丝元件(120)的腔体(122)使得所述熔丝元件与所述囊封材料间隔开。
  • 一种修调电路-202110643179.2
  • 王钊 - 合肥中感微电子有限公司
  • 2021-06-09 - 2023-07-18 - H01L23/525
  • 本发明提供一种修调电路,其包括:芯片;密封环,其设置于所述芯片的边缘且环绕所述芯片;至少两个修调压焊区,其位于所述密封环外侧;至少一个熔丝,其位于所述密封环外侧,每个熔丝连接于对应的两个所述修调压焊区之间;至少两个连接端,其位于所述密封环内侧的芯片中,每个连接端与一个修调压焊区对应;从所述密封环下穿过的至少两个电连接通道,每个电连接通道电性连接对应的一个连接端和对应的一个修调压焊区。与现有技术相比,本发明将修调压焊区和熔丝放在芯片的密封环之外,并通过埋层和深阱构成的电连接通道进行压焊区与芯片的内部电路的连接,从而可以不打断密封环结构,可以节省芯片面积。
  • 一种功率模块、电机控制器及车辆-202223427507.4
  • 史睿;杨胜松 - 比亚迪半导体股份有限公司
  • 2022-12-20 - 2023-07-18 - H01L23/525
  • 本申请实施例提供了一种功率模块、电机控制器及车辆,所述功率模块包括衬底,衬底设有多个导电区,多个导电区在衬底上沿第一方向间隔设置,用于传输电信号。导电区设有功率端子,功率端子设置于导电区沿第二方向的中间区域,用于获取导电区的电信号。其中,第一方向与第二方向垂直。这样,功率端子可以电连接于导电区的多个位置,使得功率端子与导电区的多个位置形成多个电流回路。由于功率端子电连接于导电区的中间区域,功率端子在导电区上进行电流传输时,产生的功率回路能够分布于衬底的中央,并使得功率端子与导电区的多个位置形成的多个电流回路的平均回路长度较短。从而,减小了导电区上电流回路产生的寄生电感。
  • 一种半导体器件反熔丝结构及其制备方法-201711046556.4
  • 请求不公布姓名 - 长鑫存储技术有限公司
  • 2017-10-31 - 2023-07-04 - H01L23/525
  • 本发明提供一种半导体器件反熔丝结构及制备方法,制备包括:提供一半导体衬底,具有有源区及隔离区;于半导体衬底内定义一反熔丝配置区,形成一环绕反熔丝配置区的沟槽结构,反熔丝配置区包括位于有源区内的第一部分及延伸至隔离区内的第二部分;于沟槽结构的底部及局部侧壁形成介质层和导电层;于隔离区内形成电连接于导电层且第一接触窗,于有源区内形成与沟槽结构远离第一接触窗的一侧具有第二间距的第二接触窗。通过上述方案,本发明通过在埋入式金属线的一角设置凸出部,可以控制线路导通时的连接点,将第一接触窗设置在隔离区中,以保证器件导通时的稳定性,其制备可以在存储器的埋入式字符线的制备流程中完成,无需增加额外的工艺步骤。
  • 熔丝构件和半导体元件-202210749364.4
  • 商凯博;饶瑞修 - 南亚科技股份有限公司
  • 2022-06-28 - 2023-06-09 - H01L23/525
  • 本公开提供一种熔丝构件和具有该熔丝构件的半导体元件。该熔丝构件包括具有一表面的一主动区域、从该主动区域的该表面延伸至该主动区域中的一第一熔丝介电层、被该第一熔丝介电层围绕的一第一栅极金属层、从该主动区域的该表面延伸至该主动区域中的一第二熔丝介电层、以及被该第二熔丝介电层围绕的一第二栅极金属层。该第一栅极金属层与该第二栅极金属层电性连接。
  • 半导体元件结构及半导体电路-202210812374.8
  • 杨吴德 - 南亚科技股份有限公司
  • 2022-07-11 - 2023-06-09 - H01L23/525
  • 本申请提供一种半导体元件结构及半导体电路。该半导体元件结构包括一第一栅极结构、一第二栅极结构以及一第一主动区。该第一栅极结构沿一第一方向延伸,并与一第一晶体管电性连接。该第二栅极结构沿该第一方向延伸,并与一第二晶体管电性连接。该第一主动区沿不同于该第一方向的一第二方向延伸,并跨越该第一栅极结构和该第二栅极结构。该第一栅极结构和该第一主动区共同形成一第一熔丝元件。该第二栅极结构和该第一主动区共同形成一第二熔丝元件。
  • efuse熔丝的版图结构-202310181333.8
  • 晏颖 - 上海华力集成电路制造有限公司
  • 2023-02-27 - 2023-06-02 - H01L23/525
  • 本发明提供一种efuse熔丝的版图结构,由于efuse熔丝的版图结构的端子层、至少两层中间金属层以及顶金属层依次层叠设置,且通过连接结构将端子层中的第一端子、所有中间金属层中的第一金属结构以及顶金属层连接在一起,以及通过连接结构将端子层中的第二端子、所有中间金属层中的第二金属结构以及顶金属层连接在一起,以形成N型立体的efuse熔丝的版图结构,如此以使efuse单元中的布线沿空间排布,进而能够减少efuse单元的版图面积,实现缩减efuse整体面积的目的。
  • 一种集成有至少两个裸片的芯片-201880099154.7
  • 顾识群;夏禹 - 华为技术有限公司
  • 2018-11-09 - 2023-06-02 - H01L23/525
  • 一种芯片(100),其包括第一裸片(110)和第二裸片(130),所述第二裸片(130)设置在所述第一裸片上(110),所述芯片(100)中还设有填充介质层(140),所述填充介质层(140)中设有介质通道(Through Dielectric Via)(150)和连接金属(160),所述第一裸片(110)通过所述介质通道(150)和所述连接金属(160)与所述第二裸片(130)耦合;该芯片(100)能够降低芯片(100)的平面面积,并且制造成本较低。
  • 半导体结构-202210319240.2
  • 李维中;丘世仰 - 南亚科技股份有限公司
  • 2022-03-29 - 2023-05-26 - H01L23/525
  • 一种半导体结构包括基板、第一及第二晶体管、第一及第二熔丝、接触结构以及介电层。基板具有第一及第二元件区域,以及熔丝区域。第一晶体管与第二晶体管分别位于第一元件区域与第二元件区域上。第一熔丝电性连接至第一晶体管且包括具有第一部分与第二部分的第一熔丝主动区域。第二熔丝电性连接至第二晶体管且包括具有第三部分与第四部分的第二熔丝主动区域。接触结构互连第二部分与第三部分,其中第一部分与第四部分位于接触结构的相对侧上。介电层位于接触结构与基板的熔丝区域之间。借此,本揭露的半导体结构,可以减少半导体结构的特征尺寸,从而增加积体密度。
  • 反熔丝结构及反熔丝结构的制备方法-202310153953.0
  • 黄金荣 - 长鑫存储技术有限公司
  • 2023-02-23 - 2023-05-23 - H01L23/525
  • 本公开提供一种反熔丝结构及反熔丝结构的制备方法,反熔丝结构包括位线结构及与位线结构电连接的选通结构;选通结构包括依次叠置的可变电阻结构、阈值选通结构及字线结构,可变电阻结构与位线结构相邻,可变电阻结构、阈值选通结构及字线结构的叠置方向与位线结构的厚度方向相交。本实施例的反熔丝结构直接在位线结构中间形成选通结构,且选通结构的叠置方向与厚度方向相交,相较于三者在厚度方向依次叠置,能够在确保反熔丝结构性能不减小的情况下,减小反熔丝结构的厚度并满足多种不同应用场景的实际需求。
  • 半导体装置-201710056947.8
  • 木村吉孝 - 艾普凌科有限公司
  • 2017-01-26 - 2023-05-23 - H01L23/525
  • 课题在于:提供一种半导体装置,该半导体装置即便在维持熔丝元件的耐湿性并且邻接的熔丝元件的间隔狭窄的情况下,利用激光照射切断熔丝元件时,也能防止构成熔丝元件的导体的再附着、或熔丝元件的断线等。解决方案如下,即具备:设在半导体衬底上的第1绝缘膜;彼此邻接地设在第1绝缘膜上的多个熔丝元件;覆盖熔丝元件的至少侧面的保护绝缘膜;以及覆盖熔丝元件及保护绝缘膜的由BPSG膜或PSG膜构成的第2绝缘膜,保护绝缘膜的机械强度高于第2绝缘膜。
  • 一种efuse结构及其制备工艺-202211513994.8
  • 宋慧芳;王刚宁;刘沙沙 - 芯合电子(上海)有限公司
  • 2022-11-29 - 2023-05-12 - H01L23/525
  • 本申请实施例提供了一种efuse结构及其制备工艺,因为硅有良好的导热系数,所以通过在熔丝底部生长成大尺寸多晶硅作为电流通过熔丝的散热板,抑制热熔断产生,同时通过部分多晶硅进行硅化,另一部分多晶硅通过第三氧化硅层进行遮盖以避免在有第三氧化硅层进行生长熔丝,通过电迁移控制管提供合适电压,以达到合适电流产生电迁移烧断模式的efuse结构。
  • 反熔丝结构及其制备方法、反熔丝阵列结构、存储器-202310154914.2
  • 黄金荣 - 长鑫存储技术有限公司
  • 2023-02-23 - 2023-05-12 - H01L23/525
  • 本公开涉及一种反熔丝结构及其制备方法、反熔丝阵列结构、存储器,反熔丝结构包括位线结构、字线结构,以及位于位线结构和字线结构之间的可变电阻结构和阈值选通结构,其中,可变电阻结构被配置为在预设编程电压下从高阻态转变为低阻态;阈值选通结构被配置为在阈值电压下选通。本公开能够降低反熔丝结构的平面面积和体积,进一步降低集成反熔丝结构的半导体器件的体积。
  • 一种柔性多向检测开关及其制备方法-201910739915.7
  • 何潇;王晗;陈新;陈新度;王瑞洲;曾俊;何超;詹道桦;徐文杰;辛正一 - 广东工业大学
  • 2019-08-12 - 2023-05-12 - H01L23/525
  • 本发明公开了一种柔性多向检测开关,包括依次间隔设置的至少两个导电层、以及位于相邻导电层之间的绝缘柔性基底;导电层均呈条状,导电层包括多层沿厚度方向堆叠的石墨烯层,至少一个导电层的轴向延长线方向与至少一个导电层的轴向延长线方向相交;导电层相对的两个端部分别设置有用于与电源电连接的导电线。当沿某一导电层受到沿轴线方向的拉扯时,会使得石墨烯层之间发生分离,使得该导电层的电阻极大的增加以至于形成开路相当于开关断开。由于导电层由石墨烯层构成,同时导电层之间的绝缘层为绝缘柔性基底,使得柔性多向检测开关具有较高的柔性可以任意弯曲。本发明还提供了一种柔性多向检测开关的制备方法,同样具有上述有益效果。
  • 熔丝结构、形成方法及可编程存储器-202111296012.X
  • 刘志拯 - 长鑫存储技术有限公司
  • 2021-11-03 - 2023-05-09 - H01L23/525
  • 本申请实施例公开了一种熔丝结构、形成方法及可编程存储器,所述熔丝结构包括:栅极结构,所述栅极结构至少部分形成在衬底的有源区上;第一电极,所述第一电极形成在所述衬底的有源区上,并与所述栅极结构间隔排布;第二电极,所述第二电极至少形成在所述栅极结构的侧面;隔离结构,所述隔离结构形成在所述有源区与所述第二电极之间。本申请实施例有助于减小导电电阻,增大击穿电流,降低熔丝介质层的击穿难度。
  • 单次可编程存储器电容结构及其制作方法-202111313571.7
  • 李国兴;苏柏文;吴建良;薛胜元 - 联华电子股份有限公司
  • 2021-11-08 - 2023-05-09 - H01L23/525
  • 本发明公开一种单次可编程存储器电容结构及其制作方法,其中该单次可编程存储器电容结构包括半导体基底、下电极、电容绝缘层及金属电极堆叠结构。下电极设置于半导体基底上;电容绝缘层设置于下电极上;金属电极堆叠结构包含依序堆叠的金属层、绝缘牺牲层及覆盖层,其中金属层设置于电容绝缘层上以作为上电极,绝缘牺牲层设置于金属层及覆盖层之间。所公开的单次可编程存储器电容结构的制作方法,借由绝缘牺牲层的设置,可避免先形成的下电极被后续蚀刻等制作工艺影响而损坏,使得单次可编程存储器电容结构具有较佳的电气特性。
  • 一种反熔丝单元结构及其制备方法-202111222390.3
  • 郑若成;王印权;郑良晨;胡君彪;郝新焱;洪根深;宋思德 - 中国电子科技集团公司第五十八研究所
  • 2021-10-20 - 2023-04-21 - H01L23/525
  • 本发明涉及一种反熔丝结构,尤其是一种反熔丝单元结构及其制备方法,一种反熔丝单元结构,包括反熔丝结构本体,所述反熔丝结构本体包括从上到下依次设置的上阻挡层、反熔丝膜层和下阻挡层;还包括侧面隔离层,所述侧面隔离层设置在所述反熔丝结构本体的外侧面。用于隔离上极板金属与下阻挡层。本发明提供的一种反熔丝单元结构采用侧墙隔离进行上极板引出,有利于单元尺寸进一步缩小,提升集成度,同时工艺上更加简洁,减少了一次光刻,工艺成本低,并且工艺套刻对位难度小,工艺容宽大;上极板金属引出时与上阻挡层接触面积大,可靠性更优。
  • 反熔丝阵列结构及存储器-202111093646.5
  • 池性洙 - 长鑫存储技术有限公司
  • 2021-09-17 - 2023-03-21 - H01L23/525
  • 本申请实施例涉及半导体电路设计领域,特别涉及一种反熔丝阵列结构及存储器,包括:多个反熔丝集成结构,在位线延伸方向和字线延伸方向排列成反熔丝矩阵;反熔丝集成结构包括:共用有源区的第一反熔丝存储MOS管、第一开关管、第二开关管和第二反熔丝存储MOS管;第一开关管和第二开关管分别通过相邻两根字线控制,第一开关管和第二开关管的共用端与位线连接,第一反熔丝存储MOS管和第二反熔丝存储MOS管分别通过相邻的编程导线控制,且在位线延伸方向上,编程导线还用于控制相邻反熔丝集成结构。以实现相同容量的存储阵列仅需占用更小的布局面积,从而在原有布局面积的基础上,增大反熔丝存储单元之间的间距。
  • 反熔丝阵列结构及存储器-202111093649.9
  • 池性洙 - 长鑫存储技术有限公司
  • 2021-09-17 - 2023-03-21 - H01L23/525
  • 本申请实施例涉及半导体电路设计领域,特别涉及一种反熔丝阵列结构及存储器,包括:多个反熔丝集成结构,在位线延伸方向和字线延伸方向排列成反熔丝矩阵,位线延伸方向和字线延伸方向相互垂直;每一反熔丝集成结构与两条编程导线以及两条字线相连接;在字线的延伸方向上,每一反熔丝集成结构与相邻反熔丝集成结构共同连接相同编程导线和字线;在位线延伸方向上,每一反熔丝集成结构与相邻反熔丝集成结构共同连接在其中一条编程导线上。通过提供一种新的反熔丝阵列的布局方式,以实现相同容量的存储阵列仅需占用更小的布局面积,从而在原有布局面积的基础上,增大反熔丝存储单元之间的间距,保证反熔丝存储单元之间电气元件的电隔离效果。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top