[发明专利]一种具有码流纠检错功能的单粒子加固FPGA配置电路

摘要

一种具有码流纠检错功能的单粒子加固FPGA配置电路，包括总线接口电路、配置总线、配置寄存器、编码纠错电路、配置存储器阵列；总线接口电路解析配置比特码流得到配置寄存器地址、内部数据并通过配置总线送至对应配置寄存器，配置寄存器根据内部指令字进行读写、配置、纠错操作，编码纠错电路接收配置数据字后产生校验码，并送至配置存储器阵列，读取配置数据字、校验码并进行纠错，配置存储器阵列加载配置数据字及对应的校验码。本发明通过增加编码纠错电路，能够在配置完成后读取配置存储器阵列中配置数据字进行检错纠错，解决了SRAM型FPGA芯片在空间辐射环境中由于单粒子翻转容易引入逻辑错误的问题，具有较好的应用价值。

主权项

1.一种具有码流纠检错功能的单粒子加固FPGA配置电路，其特征在于包括总线接口电路、配置总线、多个结构完全相同的配置寄存器、编码纠错电路、配置存储器阵列，其中，总线接口电路，获取配置比特码流后进行解析，得到配置寄存器地址、内部数据，根据配置寄存器地址将内部数据送至配置总线；配置总线，根据接收到的配置寄存器地址将内部数据送至对应配置寄存器；配置寄存器，接收内部数据并判断，如果内部数据为配置存储器阵列写操作指令及配置存储器阵列的地址信息，则将接收到的下一配置存储字加载到配置存储器阵列的地址信息对应的配置存储器阵列配置帧中，如果内部数据为配置存储器阵列读操作指令及配置存储器阵列的地址信息，则从配置存储器阵列的地址信息对应的配置存储器阵列配置帧中读取配置数据字，并写入到当前配置寄存器中，如果内部数据为编码纠错指令及配置存储器阵列的地址信息，则将接收到的下一配置数据字配置存储字加载到编码纠错电路及配置存储器阵列的地址信息对应的配置存储器阵列配置帧中，如果内部数据为配置数据字，则将配置寄存字加载到配置存储器阵列的地址信息对应的配置存储器阵列配置帧中，或者加载到编码纠错电路及配置存储器阵列的地址信息对应的配置存储器阵列配置帧中；所述的内部数据包括配置存储器阵列写操作指令及配置存储器阵列的地址信息、配置存储器阵列读操作指令及配置存储器阵列的地址信息和编码纠错指令及配置存储器阵列的地址信息或配置数据字；编码纠错电路，接收配置数据字后根据校验算法产生校验码，将校验码送至配置存储器阵列存储；从配置存储器阵列读取配置数据字及校验码，根据配置数据字及校验算法产生新的校验码，将新的校验码及校验码进行异或运算生成校正因子并判断，若为1位配置数据字发生翻转，输出单位错标志并根据校验因子对当前翻转位进行纠正，若为2位以上配置数据字发生翻转，产生并输出中断标志，重新加载配置寄存器中存储的配置数据字；配置存储器阵列，加载配置数据字，接收并存储当前配置数据字的校验码。