[发明专利]一种LTE接收系统中FPGA处理复数矩阵乘法的方法及系统

摘要

本发明提供了一种LTE接收系统中FPGA处理复数矩阵乘法的方法和系统，包括：接收MMSE滤波数据，所述MMSE滤波数据包括待进行乘法运算的第一复数矩阵和第二复数矩阵；根据所述第一复数矩阵和所述第二复数矩阵，获取第一参数COMM(m,n)，第二参数REAL(m,n)，第三参数IMAG(m,n)；根据所述第一参数COMM(m,n)，所述第二参数REAL(m,n)和所述第三参数IMAG(m,n)，获取实部Cr(m,n)，虚部Ci(m,n)；根据所述实部Cr(m,n)，虚部Ci(m,n)，获取第三复数矩阵，并将所述第三复数矩阵输出。本发明采用串行流水线结构，既节省加法器，不浪费多余布局布线资源，而且统一简单，可以搭建任意级数的矩阵乘法。

主权项

1.一种LTE接收系统中FPGA处理复数矩阵乘法的系统，其特征在于，所述系统包括：接收单元，用于接收MMSE滤波数据，所述MMSE滤波数据包括待进行乘法运算的第一复数矩阵和第二复数矩阵，所述第一复数矩阵为M×K阶，所述第二复数矩阵为K×N阶；第一处理单元，用于根据所述第一复数矩阵和所述第二复数矩阵，获取第一参数COMM(m,n)，第二参数REAL(m,n)，第三参数IMAG(m,n)，相应地：其中，m表示第m+1行，其取值范围为m＝0至M‑1，n表示第n+1列，其取值范围为n＝0至N‑1，k表示所述第一复数矩阵中的第k+1列，还表示所述第二复数矩阵中的第k+1行，其取值范围为k＝0至K‑1；ar_m,k为a_m,k的实部，ai_m,k为a_m,k的虚部，所述a_m,k为第一复数矩阵中第m+1行，第k+1列的数；br_k,n为b_k,n的实部，bi_k,n为b_k,n的虚部，所述b_k,n为第二复数矩阵中第k+1行，第n+1列的数；第二处理单元，用于根据所述第一参数COMM(m,n)，所述第二参数REAL(m,n)和所述第三参数IMAG(m,n)，获取实部Cr(m,n)，虚部Ci(m,n)，相应地：其中，Cr(m,n)为C(m,n)的实部，Ci(m,n)为C(m,n)的虚部，所述C(m,n)为第三复数矩阵中第m+1行，第n+1列的数，所述第三复数矩阵为所述第一复数矩阵和所述第二复数矩阵的乘积，所述第三复数矩阵为M×N阶；输出单元，用于根据所述实部Cr(m,n)，虚部Ci(m,n)，获取第三复数矩阵，并将所述第三复数矩阵输出；其中，所述第一处理单元包括：第一计算单元，用于根据所述第一复数矩阵和所述第二复数矩阵，获取第一参数COMM(m,n)，所述第一计算单元包括K个输入端串联的第一加法器，所述第一加法器的另一输入端与第一模块相连，所述第一模块用于根据所述ar_m,k、br_k,n、bi_k,n获取第一中间量MCOUT(k)；第二计算单元，用于根据所述第一复数矩阵和所述第二复数矩阵，获取第二参数REAL(m,n)，所述第二计算单元包括K个输入端串联的第二加法器，所述第二加法器的另一输入端与第二模块相连，所述第二模块用于根据所述ar_m,k、ai_m,k、bi_k,n获取第二中间量LCOUT(k)；第三计算单元，用于根据所述第一复数矩阵和所述第二复数矩阵，获取第三参数IMAG(m,n)，所述第三计算单元包括K个输入端串联的第三加法器，所述第三加法器的另一输入端与第三模块相连，所述第三模块用于根据所述ar_m,k、ai_m,k、br_k,n获取第三中间量GCOUT(k)。