[发明专利]存储装置、存储系统和操作该装置的方法有效

专利信息
申请号: 201610004085.X 申请日: 2016-01-04
公开(公告)号: CN105761739B 公开(公告)日: 2021-07-06
发明(设计)人: 金东昱;李珍浩 申请(专利权)人: 三星电子株式会社
主分类号: G11C5/02 分类号: G11C5/02;G11C7/22
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 刘灿强;尹淑梅
地址: 韩国京畿*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了存储装置、存储系统和操作该装置的方法。一种操作包括多个随机存取存储器(RAM)芯片的存储装置的方法包括:输入读取命令;从所述多个随机存取存储器芯片中的每个随机存取存储器芯片读取包括与读取命令对应的第一块数据的多条块数据;通过组合从每个RAM芯片读取的多条块数据来产生二维(2D)数据;通过利用2D数据处理读取命令。
搜索关键词: 存储 装置 存储系统 操作 方法
【主权项】:
一种操作包括多个随机存取存储器芯片的存储装置的方法,所述方法包括:输入读取命令;从所述多个随机存取存储器芯片中的每个随机存取存储器芯片读取包括与读取命令对应的第一块数据的多条块数据;通过组合从随机存取存储器芯片中的每个随机存取存储器芯片读取的所述多条块数据来产生二维数据;通过利用二维数据来处理读取命令。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610004085.X/,转载请声明来源钻瓜专利网。

同类专利
  • 减少存储器裸片中的线间电容耦合-201880049536.9
  • M·V·霍;S·E·史密斯 - 美光科技公司
  • 2018-08-21 - 2023-10-27 - G11C5/02
  • 本申请案涉及减少存储器裸片中的线间电容耦合。描述用于减少存储器裸片中的线间电容耦合的方法、系统和装置。一种装置可包含经配置以驱动锁存的数据并且还进行读取和写入操作的多个驱动器。举例来说,存储器装置可含有独立地经由两个数据线耦合到两个驱动器的两个或更多个存储器阵列。可强力驱动一个数据线以遮蔽对应存储器阵列免受与数据线电容耦合相关联的效应的影响。可用关于相对数据线耦合到的所述存储器阵列的存取操作的数据驱动所述相对数据线。可与另一数据线同时或在小时间差内驱动所述相对数据线。
  • 半导体存储装置-201910599225.6
  • 原田佳和 - 铠侠股份有限公司
  • 2019-07-04 - 2023-10-27 - G11C5/02
  • 本发明的实施方式提供一种峰值电流较小的半导体存储装置。实施方式的半导体存储装置具备:第1、第2位线;第1、第2存储晶体管,分别连接于第1、第2位线;源极线,连接于第1、第2存储晶体管;以及字线,连接于第1、第2存储晶体管的栅极电极。在删除第1、第2存储晶体管的数据的删除动作中,执行第1删除电压施加动作,只对第1、第2存储晶体管的一者执行删除验证动作,对第1、第2存储晶体管的另一者不执行删除验证动作而执行第2删除电压施加动作。
  • 运算处理装置-202310817708.5
  • 梶谷一彦;安达隆郎 - 超极存储器股份有限公司
  • 2017-06-02 - 2023-10-13 - G11C5/02
  • 本发明的运算处理装置具有:处理部主体(21),其在规定的第一方向(F1)上排列设置;多个路由器部(30),其排列设置在与各个所述处理部主体(21)的所述第一方向(F1)交叉的第二方向(F2)上,对多个所述处理部主体(21)之间的数据通信进行中继;以及通信线(12),其连接多个所述路由器部(30),所述处理部主体(21)具有排列设置在与所述第一方向(F1)交叉的所述第二方向(F2)上的多个子部(22),所述子部(22)具有一个运算部(23)和一个存储部(24),所述运算部(23)包含至少一个核(25),所述存储部(24)排列设置在所述运算部(23)的第一方向(F1)上。
  • 用于存储应用的具有翻盖式放置的混合PCB拓扑和布局-202310859305.7
  • 请求不公布姓名 - 英韧科技(上海)有限公司
  • 2023-07-11 - 2023-10-10 - G11C5/02
  • 提供了一种混合印刷电路板(PCB)拓扑。一种非易失性存储系统可以包括PCB、附接到PCB的第一侧的第一非易失性存储设备、附接到PCB的第二侧的第二非易失性存储设备、以及通过共享通道耦合到所述第一和第二非易失性存储设备的存储控制器。这两个设备可以被放置为翻盖式结构,但具有不同的容量。所述共享通道可以具有通往第一非易失性存储设备的第一引脚的第一信号路线和通往第二非易失性存储设备的第二引脚的第二信号路线。所述第一引脚可以具有小于所述第二引脚的引脚电容。与第二信号路线相比,第一信号路线具有额外的串联电阻。
  • 半导体存储装置-202210719821.5
  • 畠山水無 - 铠侠股份有限公司
  • 2022-06-23 - 2023-10-03 - G11C5/02
  • 本发明的半导体存储装置具备:第1~3导电层,在第1方向上排列;第4~6导电层,在第1方向上排列;第1半导体层,设置在第1~3导电层与第4~6导电层之间,且沿第1方向延伸;以及电荷蓄积层,具备设置在第1~3导电层与第1半导体层之间的第1部分、及设置在第4~6导电层与第1半导体层之间的第2部分。第1导电层设置在第2导电层及第3导电层之间。第4导电层设置在第5导电层及第6导电层之间。在第1验证动作中,对第1导电层供给验证电压,对第4导电层供给小于验证电压的第1电压,对第2、5导电层供给读出通路电压,对第3导电层或第6导电层供给小于读出通路电压的第2电压。
  • 具有PUC结构的存储器件-201910410237.X
  • 洪智训 - 爱思开海力士有限公司
  • 2019-05-17 - 2023-09-29 - G11C5/02
  • 本发明公开了一种具有PUC结构的存储器件。存储器件包括:第一外围区域和第二外围区域,与数据输入/输出相关的外围电路被设置在其中;正常单元区域,其被设置在所述第一外围区域上,并且在所述正常单元区域中形成有储存数据的多个存储单元;以及虚设单元区域,其被设置在所述第二外围区域上,并且在所述虚设单元区域中形成有多个虚设单元,所述多个虚设单元形成多个电容器。
  • 三维存储器结构与电路-202210292380.5
  • 陈重光;洪俊雄 - 旺宏电子股份有限公司
  • 2022-03-23 - 2023-09-22 - G11C5/02
  • 本发明公开一种三维存储器结构,包括:存储器阵列,包括第一与第二子阵列,分别具有第一选择线、多条字线与第二选择线;连接结构,包括多个连接区域,其中第一选择线、多条字线与第二选择线的至少其中之一的延伸结构耦接到多个连接区中的相应的连接区域;传输门组,设置在连接结构之下,且在第一与第二子阵列之间,传输门组包括多个传输门,多个传输门分别耦接到相应的多个连接区域;及驱动电路,耦接至传输门组,并且设置在连接结构之下。
  • 集成电路的电路分配-202280012240.6
  • M·巴尔加瓦;R·马图尔;安迪·旺坤·陈 - ARM有限公司
  • 2022-01-12 - 2023-09-19 - G11C5/02
  • 根据本公开的一个具体实施,一种集成电路包括存储器宏单元,该存储器宏单元包括输入/输出(I/O)电路块,其中该I/O电路块的读/写电路被分配在该存储器宏单元的至少第一层级和第二层级上。在特定具体实施中,该读/写电路的读取电路被布置在该第一层级上,并且该读/写电路的写入电路被布置在该第二层级上。
  • 半导体结构、存储器及半导体结构的制造方法-202310463781.7
  • 刘志拯 - 长鑫存储技术有限公司
  • 2023-04-26 - 2023-09-19 - G11C5/02
  • 本公开实施例涉及半导体领域,提供一种半导体结构、存储器及半导体结构的制造方法,半导体结构包括:阵列半导体层,具有多个存储块,所述存储块包括多条位线和多条字线;与所述阵列半导体层相键合的外围半导体层,所述外围半导体层包括字线驱动区域和感测放大区域;所述感测放大区域的感测放大器与所述位线电连接,所述字线驱动区域的字线驱动器与所述字线电连接;所述字线驱动区域和所述感测放大区域在所述阵列半导体层上的正投影与至少一个所述存储块在所述阵列半导体层上的正投影至少部分重叠。本公开实施例至少提高半导体结构的集成度,提高生产效率和半导体结构的性能。
  • 一种存储器阵列-202310674550.0
  • 刘美冬;陈昱煌;陈瑞隆;黄天辉 - 厦门半导体工业技术研发有限公司
  • 2023-06-08 - 2023-09-05 - G11C5/02
  • 本公开提供了一种存储器阵列,其特征在于,所述存储器阵列包括至少一个主阵列和至少一个伪阵列:所述主阵列与伪阵列相邻设置;所述伪阵列的至少一个阻变存储单元与相邻的主阵列的阻变存储单元共用同一位线;所述伪阵列的至少一个阻变存储单元的尺寸大于相邻的主阵列的阻变存储单元的尺寸;由于阻变存储单元尺寸越大对应的成型电压越低,更容易从高阻态转换为低阻态,而相邻的两个阻变存储单元中,其中一个为低阻态的情况下,另一个不可能为高阻态,如此,可以使主阵列的阻变存储单元初始态为高阻态,提升存储器阵列的良率。
  • 一种基于柔性材料的堆叠模拟存储器-202010281703.1
  • 马顺利;余浩;任俊彦 - 复旦大学
  • 2020-04-11 - 2023-09-05 - G11C5/02
  • 本发明属于存储器技术领域,具体为一种基于柔性材料的堆叠模拟存储器。本发明堆叠模拟存储器由多个时序单元电路和存储单元电路堆叠而成;存储单元电路由NMOS管和电容组成,其栅极作为控制端,输出信号保存在电容极板和输出端上;时序单元电路由四个NMOS管构成,上面两个NMOS管的栅极作为控制端,下面第一个NMOS管的栅极为信号输入端,第二NMOS管的源极为信号的输出端,上面第一个NMOS管的源极连接下面第二个NMOS管的栅极;时序单元电路的输出端连接存储单元电路的控制端,各存储单元的输入端连接同一个输入信号,各存储单元电路的输出端输出不同模拟信号。本发明易于集成实现堆叠,存储密度高,可应用于可穿戴设备当中。
  • 一种存储结构、存储器、存储系统以及存储单元排列方法-202310353101.6
  • 吕震宇 - 温州核芯智存科技有限公司
  • 2023-04-04 - 2023-08-15 - G11C5/02
  • 本发明公开了一种存储结构、存储器、存储系统以及存储单元排列方法,本发明基于对特定的主动区本身构造的设计以及对多个主动区的整体排布设计形成存储结构,基于存储结构形成存储器,并基于存储器形成存储系统。所述主动区的两端分别具有第一位置和第二位置,且两者之间设置有第三位置,两者所在直线为第一方向线,所述第一方向线与所述存储结构的位线之间的夹角α不等于0;触点分别设置于所述主动区的第一位置、第二位置和第三位置上。因此,本发明通过对单个主动区本身的构造设计以及对多个主动区的整体排布设计,缩小了存储单元的面积,在符合CMOS产线设计规则的情况下提高了存储密度。便于通过CMOS产线来生产高密度的存储器芯片。
  • 一种用于内存计算的电路结构-202010224134.7
  • 赖振安;陈俊晟;黄召颖 - 上海华力集成电路制造有限公司
  • 2020-03-26 - 2023-08-15 - G11C5/02
  • 本发明涉及一种用于内存计算的电路结构。该电路结构包括多个八管静态随机存取存储器、四条位线、两条字线,以及方向配置电路。每一八管静态随机存取存储器包括两组读写双向端口、两个字线端口及两个方向配置端口。每组所述读写双向端口的第一读写端口与第二读写端口的数据反相。各位线连接对应处理器,并按行方向和列方向连接各八管静态随机存取存储器的对应读写双向端口的各读写端口。各字线连接对应处理器,并连接各八管静态随机存取存储器的对应字线端口。方向配置电路连接各八管静态随机存取存储器的各方向配置端口,配置用于激活各八管静态随机存取存储器的任一方向配置端口,以进行各八管静态随机存取存储器在对应方向的逻辑运算。
  • 存储单元、存储的方法、存储阵列、存储器及其制备方法-202211442822.6
  • 闫锋;沈凡翔;卜晓峰;马浩文 - 南京大学
  • 2022-11-16 - 2023-08-11 - G11C5/02
  • 本公开提供了一种存储单元、存储的方法、存储阵列、存储器及其制备方法。所述方法采用至少一个三维动态随机存储单元,在选定的用于存储信息的栅极层上施加适当的电压,使栅极层控制的电荷耦合层进行信息的动态随机存储,并且使第一和第二掺杂类型材料层配合对涉及的信息进行写入和复位;在选定的用于读出的栅极层上施加适当的电压,使栅极层控制的信号读取层的导通能力改变,使第三和第四掺杂类型分别作为信号读取层的源和漏,读出与信息有关的电压或电流;对多个栅极层上所存储的信息进行垂直方向上逐层或水平方向上逐区堆叠的方式进行信息存储。根据本公开提供的方法可以实现写入通路与读取通路的分离,具有高存储密度、高速且低功耗等特点。
  • 非易失性存储器件-202310059220.0
  • 赵栢衡;边大锡 - 三星电子株式会社
  • 2023-01-19 - 2023-08-08 - G11C5/02
  • 在一些实施例中,一种非易失性存储器件包括第一半导体芯片和第二半导体芯片。所述第一半导体芯片包括存储单元阵列、第一上接合焊盘、第二上接合焊盘以及位于所述第一上接合焊盘与所述第二上接合焊盘之间的上虚设接合焊盘。所述第二半导体芯片在垂直方向上耦接到所述第一半导体芯片,并且包括第一下接合焊盘、第二下接合焊盘、下虚设接合焊盘以及耦接到所述第一下接合焊盘和所述第二下接合焊盘的外围电路。所述第一接合焊盘被配置为在所述第一半导体芯片与所述第二半导体芯片之间传输第一电压。所述第二接合焊盘被配置为在所述第一半导体芯片与所述第二半导体芯片之间传输第二电压。
  • 一种半导体结构-202010529695.8
  • 曹开玮;孙鹏;周俊;占琼;黄蔚;侯春源 - 武汉新芯集成电路制造有限公司
  • 2020-06-11 - 2023-08-08 - G11C5/02
  • 本发明提供了一种半导体结构,包括存储阵列单元,该存储阵列单元具有衬底、位于衬底上的存储阵列、以及位于存储阵列周边的第一键合区,该第一键合区包括第一衬底引出键合区、第一位线键合区、第一字线键合区以及第一源极线键合区,本发明提供的半导体结构是将外围驱动电路单元设置于存储阵列单元的投影上方,即与存储阵列单元分别设置,在形成存储阵列的存储阵列单元中不再设置外围驱动电路,利用晶圆键合技术将第一键合区与外围驱动电路单元中相对应的第二键合区相键合,实现存储阵列单元中的衬底、多条字线、多条位线以及多条源极线与外围驱动电路单元中相对应的驱动电路电连接,从而使得该半导体结构在垂直方向上呈三维结构,减小了其尺寸。
  • 存储器版图及存储器-202310307211.9
  • 李忠华 - 长鑫存储技术有限公司
  • 2023-03-27 - 2023-08-04 - G11C5/02
  • 本公开涉及一种存储器版图及存储器,存储器版图包括:数据处理版图,在排列方向上包括:n个子处理版图,每一子处理版图对应连接数据传输线;其中,在数据传输线的延伸方向上,数据传输线设置于对应连接的子处理版图的延长区域内,排列方向与数据传输线的延伸方向垂直,n条数据传输线之间的间隙构成n‑1个间隙位;反熔丝存储阵列版图,包括n‑1个反熔丝子阵列版图,n‑1个反熔丝子阵列版图一一对应设置于n‑1个间隙位中;反熔丝控制电路版图,设置于任意间隙位中,以优化存储器版图中部分线道布局比较混乱的问题。
  • 存储器装置及其操作方法-202210454461.0
  • 王匀远;吕政宪;李明修 - 旺宏电子股份有限公司
  • 2022-04-26 - 2023-08-01 - G11C5/02
  • 本发明提供一种存储器装置,用于执行具有第一状态及第二状态的退火运算。存储器装置包括第一存储器阵列、第二存储器阵列、控制电路、感应电路及处理电路。控制电路从第一存储器阵列之中选取第一横向列的存储单元,并从第二存储器阵列之中选取第二横向列的存储单元。感应电路根据第一横向列的存储单元产生的电流计算第一状态的局部能量值,并根据第二横向列的存储单元产生的电流计算第二状态的局部能量值。处理电路根据第一状态的局部能量值及第二状态的局部能量值更新第一状态及/或更新第二状态。
  • 一种存储器结构和存储系统-202210039485.X
  • 寗树梁;何军;刘杰;应战 - 长鑫存储技术有限公司
  • 2022-01-13 - 2023-07-25 - G11C5/02
  • 本申请提供了一种存储器结构和存储系统。存储器结构具有阵列结构,其包括:存储控制器和多个存储器;在存储控制器和多个存储器的第一表面上设置有至少一层存储重布线层;至少一层存储重布线层包括:至少一条控制信号总线;至少一条控制信号总线分别与存储控制器和多个存储器连接;存储控制器经由至少一条控制信号总线,发送控制信号至多个存储器中。本申请能够通过存储控制器对多个存储器进行控制,从而优化了结构设计,缩短了控制信号传输时间。
  • 存储装置-202210044831.3
  • 罗元钧;潘育生 - 长鑫存储技术有限公司
  • 2022-01-14 - 2023-07-25 - G11C5/02
  • 本公开提供一种存储装置,包括:至少一个第一存储区域、至少一个驱动模块以及至少一个放大模块;其中,每个第一存储区域的字线方向上的两侧布置有驱动模块,每个第一存储区域的位线方向上的两侧布置有放大模块;每个第一存储区域包含至少一个在字线方向上并排布置的混合存储块,混合存储块用于存储数据和片上校验码。在第一存储区域内设置用于混合存储数据和片上校验码的混合存储块,无需单独为片上校验码设置存储区域,减少存储区域的个数,从而可以减少驱动模块的数量。
  • 具有多个存储器单元垫的半导体装置-202310046777.0
  • 松本博一;佐藤诚;铃木亮太;江上镜花 - 美光科技公司
  • 2023-01-13 - 2023-07-21 - G11C5/02
  • 本文公开的是一种具有多个存储器单元垫的半导体装置,其包含:存储器单元阵列,其包含在第一方向布置的多个第一存储器单元垫;第一电压线,其经供应有第一电压,所述第一电压线在所述第一方向上延伸且连接到多个第一通路,所述多个第一通路各自布置在所述多个第一存储器单元垫中的偶数编号者中的对应者上方;以及第二电压线,其经供应有不同于所述第一电压的第二电压,所述第二电压线在所述第一方向上延伸且连接到多个第二通路,所述多个第二通路各自布置在所述多个第一存储器单元垫中的奇数编号者中的对应者上方。
  • 存储器单元布置-202110796013.4
  • M·门内加 - 铁电存储器股份有限公司
  • 2021-07-14 - 2023-07-21 - G11C5/02
  • 本发明提供一种存储器单元布置。根据各个方面,所述存储器单元布置包含:第一控制线和第二控制线;多个存储器结构,其设置在该第一控制线与该第二控制线之间,其中,所述多个存储器结构中的每个存储器结构包括第三控制线、第一存储器单元和第二存储器单元;其中,对于所述多个存储器结构中的每个存储器结构,所述第一存储器单元和所述第二存储器单元通过所述第三控制线彼此耦合;其中,对于所述多个存储器结构中的每个存储器结构,所述第一存储器单元耦合至所述第一控制线,并且所述第二存储器单元耦合至所述第二控制线。
  • 亚阈值电流减小电路开关以及相关设备及方法-202180074836.4
  • 竹岛伍 - 美光科技公司
  • 2021-08-09 - 2023-07-18 - G11C5/02
  • 本发明公开亚阈值电流减小电路(SCRC)开关以及相关设备及方法。一种设备包含电连接于电力供应线与电力接收线之间的第一组SCRC开关及第二组SCRC开关。所述第一组SCRC开关经配置以在第一操作模式及第二操作模式中将所述电力供应线电连接到所述电力接收线。所述第二组SCRC开关经配置以在所述第一操作模式中将所述电力供应线电连接到所述电力接收线且及在所述第二操作模式中将所述电力供应线与所述电力接收线电隔离。所述第一组SCRC开关的激活在时间上与所述第二组SCRC开关的激活错开。所述第二组SCRC开关在所述第一组SCRC开关当中间隔开。
  • 一种忆阻电路及集成电路-202310390685.4
  • 张补;张军;董雷宏;潘严琴;桃李;王文峰;王浩 - 湖北大学;湖北江城实验室
  • 2023-04-13 - 2023-07-11 - G11C5/02
  • 本申请属于忆阻器技术领域,提供了一种忆阻电路及集成电路,忆阻电路包括:N个忆阻输入电路、M个忆阻输出电路、触发逻辑电路以及触发器;忆阻输入电路由输入阻变忆阻器和输入场效应管串联组成,忆阻输出电路由输出阻变忆阻器和输出场效应管串联组成,触发器的反相时钟端以及触发逻辑电路的输出端共接于反相时钟信号端,触发逻辑电路的第一输入端连接电源端,触发逻辑电路的N个第二输入端分别连接N个所述忆阻输入电路,通过设计新颖结构的忆阻电路可以降低运算复杂度,同时降低电路的面积和能耗。
  • 包含存储器单元的设备及其操作方法-201780066749.8
  • A·皮罗瓦诺;I·托尔托雷利;A·雷达埃利;F·佩里兹 - 美光科技公司
  • 2017-08-11 - 2023-07-11 - G11C5/02
  • 本发明揭示一种包含存储器元件及选择器装置的存储器单元。可使用具有第一极性的编程脉冲编程所述存储器单元及使用具有第二极性的读取脉冲读取所述存储器单元。可使用具有第一部分及第二部分的编程脉冲编程所述存储器单元。所述第一部分及所述第二部分可具有不同量值及极性。所述存储器单元可展现减小电压漂移及/或阈值电压分布。本发明描述一种充当存储器元件及选择器装置两者的存储器单元。可使用具有第一部分及第二部分的编程脉冲编程所述存储器单元。所述第一部分及所述第二部分可具有不同量值及极性。
  • 半导体模块-201780091511.0
  • 梶谷一彦;安达隆郎 - 超极存储器股份有限公司
  • 2017-06-02 - 2023-07-11 - G11C5/02
  • 本发明提供一种半导体模块,通过能够扩大存储带宽并且减少耗电从而能够提高数据传输效率。半导体模块(1)具有中介层(10)和处理部(20),所述处理部(20)载置在所述中介层(10)并与所述中介层(10)电连接,所述处理部具有在沿所述中介层(10)的板面的第一方向(F1)上排列设置的多个处理部主体(21),所述处理部主体(21)具有多个子部(22),所述子部(22)具有一个运算部(23)和一个存储部(24),所述运算部(23)包含至少一个核(25),所述存储部(24)由层叠型RAM模块构成,并排列设置在运算部(23)的第一方向(F1)上,多个所述子部(22)排列设置在与第一方向(F1)交叉的第二方向(F2)上。
  • 反熔丝存储版图及其电路、反熔丝存储器及其设计方法-202111590314.8
  • 季汝敏 - 长鑫存储技术有限公司
  • 2021-12-23 - 2023-06-27 - G11C5/02
  • 本公开实施例提供一种反熔丝存储版图及其电路、反熔丝存储器及其设计方法,反熔丝存储版图包括:有源区,沿第一方向延伸且沿第二方向分立排布,每一有源区包括沿第一方向排布的至少两个存储单元区,每一存储单元区包括沿第一方向排布的反熔丝区和控制区,在沿第一方向上,相邻存储单元区的控制区相邻接;字线区,沿第二方向延伸且与控制区相交;电连接区,沿第二方向延伸且与反熔丝区相交;编程控制区,沿第三方向延伸且位于相应的有源区的一侧,且编程控制区与沿第一方向排列的电连接区相交。本公开实施例至少有利于缩小反熔丝存储版图的布局面积。
  • 存储器子字驱动器电路及布局-202180064078.8
  • 李奎锡 - 美光科技公司
  • 2021-09-13 - 2023-06-06 - G11C5/02
  • 在一些实例中,存储器装置的子字驱动器块包含彼此相邻的第一作用区及第二作用区。所述第一作用区在第一区中形成第一及第二晶体管的漏极/源极;所述第二作用区在第二区中形成第三及第四晶体管的漏极/源极,其中所述第一及第二区彼此相邻。所述第一、第二、第三及第四晶体管经由叠加于所述第一区与所述第二区之间的合并区上的共用接触件耦合到共同非作用电势。所述第一及第二作用区可包括N+扩散材料。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top