[发明专利]具有分布式栅极的功率晶体管有效

专利信息
申请号: 201580053363.4 申请日: 2015-08-20
公开(公告)号: CN106796930B 公开(公告)日: 2021-03-30
发明(设计)人: D·M·金泽 申请(专利权)人: 纳维达斯半导体股份有限公司
主分类号: H01L23/482 分类号: H01L23/482;H01L27/06;H01L29/417;H01L29/778;H02M1/088;H02M1/096;H02M3/158;H03K17/687;H01L27/088;H01L29/20;H01L29/861
代理公司: 中国贸促会专利商标事务所有限公司 11038 代理人: 金晓
地址: 美国加*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了一种电子电路。电子电路包括分布式功率开关。在一些实施例中,电子电路还包括分布式栅极驱动器、分布式栅极下拉装置、分布式二极管以及低电阻栅极和/或源极连接结构中的一个或多个。还公开了包括该电路的电子组件以及制造该电路的方法。
搜索关键词: 具有 分布式 栅极 功率 晶体管
【主权项】:
一种电子电路,包括:包括GaN的衬底;形成在所述衬底上的分布式功率开关,其中所述分布式功率开关包括多个子晶体管,并且其中每个子晶体管包括栅极、源极和漏极;以及形成在所述衬底上的分布式驱动电路,其中所述分布式驱动电路包括由多个子驱动器形成的分布式输出级,其中每个子驱动器包括输入和输出,并且其中每个子驱动器的输出连接到所述分布式功率开关的子晶体管的一个或多个对应的子晶体管的栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于纳维达斯半导体股份有限公司,未经纳维达斯半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201580053363.4/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体装置及其制造方法-202211696459.0
  • 曹正翰;蔡佳琪 - 环球晶圆股份有限公司
  • 2022-12-28 - 2023-10-24 - H01L23/482
  • 本发明提供一种半导体装置及其制造方法,所述半导体装置包括碳化硅线路板、氮化镓装置以及硅集成电路装置。碳化硅线路板包括碳化硅衬底以及位于碳化硅衬底上方的电路结构。氮化镓装置包括蓝宝石衬底、位于所述蓝宝石衬底上的氮化镓元件以及位于所述氮化镓元件上的第一重布线结构。硅集成电路装置包括硅衬底、位于硅衬底上的场效晶体管元件以及位于场效晶体管元件上的第二重布线结构。
  • 包括重分布层结构的半导体装置及其形成方法-201811524723.6
  • 房基俊;金相宰;朴信映 - 爱思开海力士有限公司
  • 2018-12-13 - 2023-10-20 - H01L23/482
  • 本公开涉及包括重分布层结构的半导体装置及其形成方法。一种半导体装置,包括:半导体芯片主体,具有其上设置有芯片焊盘的表面;钝化层,其覆盖半导体芯片主体的表面并提供露出芯片焊盘的锥形孔;以及设置在钝化层上的重分布层RDL结构。RDL结构包括第一RDL互连部分和第二RDL交叠焊盘部分,第一RDL互连部分与锥形孔间隔开并且从锥形孔旁边经过,第二RDL交叠焊盘部分被配置为接触露出的芯片焊盘的底部部分,并且被配置为具有面向第一RDL互连部分的侧表面的第一侧表面。第二RDL交叠焊盘部分的第一侧表面的中心部分朝向第一RDL互连部分的侧表面延伸,使得第一侧表面是弯曲的。
  • 半导体元件-202010066304.3
  • 黑川敦;小林一也 - 株式会社村田制作所
  • 2020-01-20 - 2023-09-22 - H01L23/482
  • 本发明提供能够在安装于外部基板时,抑制电连接不良的产生的半导体元件。半导体元件具有:半导体基板;设置在半导体基板上的集电极层;设置在集电极层上的基极层;设置在基极层上的发射极层;与发射极层电连接的发射极布线;设置在发射极布线上的上部金属层;覆盖发射极布线以及上部金属层并且至少在与集电极层重叠的区域中设置有第一开口的第一保护膜;以及经由第一开口与发射极布线电连接的下部凸块金属层,且下部凸块金属层的俯视时的面积大于第一开口的面积的凸块,第一保护膜的端部包围第一开口、且设置在上部金属层上。
  • 一种芯片封装结构及其制作方法、电子设备-202211516386.2
  • 霍浩辉;谢文才;曲林;董科 - 荣耀终端有限公司
  • 2022-11-29 - 2023-08-29 - H01L23/482
  • 本申请实施例提供了一种芯片封装结构及其制作方法、电子设备,芯片封装结构包括芯片、重布线层和单分子层,芯片包括有源面和与有源面相背的晶背面,有源面上具有多个金属焊盘;重布线层设置于有源面,重布线层包括多条金属布线和多个焊接凸点,金属布线的一端与金属焊盘电连接,金属布线的另一端与多个焊接凸点电连接;单分子层设置于重布线层远离晶背面的一侧,单分子层通过有机功能配体形成,且单分子层覆盖多条金属布线。本申请实施例提供的芯片封装结构及其制作方法、电子设备,可以有效降低芯片内铜迁移现象发生的概率,提高芯片的可靠性。
  • 一种芯片塑封体双面电镀结构-202223354688.2
  • 杨斌;张哲;华显刚;徐炬财 - 广东佛智芯微电子技术研究有限公司
  • 2022-12-14 - 2023-08-29 - H01L23/482
  • 本实用新型属于半导体技术领域,具体涉及一种芯片塑封体双面电镀结构,包括:芯片塑封体,包括若干芯片和包覆芯片的第一塑封层;芯片塑封体沿其厚度方向开设有若干通孔和使芯片I/O口外露的若干盲孔;位于通孔侧壁、盲孔侧壁以及芯片塑封体两侧的第一种子层;填充于通孔内的第一导电柱、盲孔内的第二导电柱以及位于芯片塑封体两侧的第一种子层上的第一重布线层。本实用新型中,芯片塑封体两侧的第一重布线层通过填充于芯片塑封体的通孔内的第一导电柱同步连接,从而实现功能芯片之间的信号互连和贯通。与现有技术相比,该芯片塑封体双面电镀结构的制备工艺流程简单,其生产效率高,生产成本低,且良品率也得到提高。
  • 半导体器件及其制作方法-202310519605.0
  • 丁潇;华文宇;蓝天 - 芯盟科技有限公司
  • 2023-05-08 - 2023-08-15 - H01L23/482
  • 本公开实施例公开了一种半导体器件及其制作方法,所述半导体器件包括:第一半导体结构;第二半导体结构,位于所述第一半导体结构之上;键合层,位于所述第一半导体结构上,所述第二半导体结构沿第一方向至少贯穿部分所述键合层,且所述第二半导体结构的侧壁与所述键合层键合;导电结构,至少部分位于所述键合层中;其中,所述第二半导体结构与所述第一半导体结构通过所述导电结构耦接。
  • 芯片封装结构、其制备方法及终端设备-202180081877.6
  • 李珩;张晓东 - 华为技术有限公司
  • 2021-02-08 - 2023-08-15 - H01L23/482
  • 本申请公开了一种芯片封装结构、其制备方法及终端设备。芯片封装结构包括第一芯片、第二芯片和塑封层;第一芯片具有第一硅通孔和第二硅通孔,第二芯片设置于第一芯片上,且与第一硅通孔电连接;塑封层包裹第二芯片,且塑封层中设置有垂直互连件,垂直互连件与第二硅通孔电连接。当在塑封层上继续堆叠器件时,堆叠的器件可以通过垂直互连件和第二硅通孔就能实现与第一芯片背离第二芯片一侧的电连接,这与现有技术相比,可以省去在第一芯片外侧设置占用面积较大的焊球或者铜柱,从而避免了芯片的面积被限制在焊球或铜柱的投影所包围的面积内,即在本申请的芯片封装结构中,芯片的占用面积比例会更大。
  • 一种半导体结构及其制作方法-202310796749.0
  • 吴珊;游咏晞 - 合肥晶合集成电路股份有限公司
  • 2023-07-03 - 2023-08-01 - H01L23/482
  • 本发明公开了一种半导体结构及其制作方法,属于半导体制造技术领域。所述半导体结构至少包括:半导体层;铝金属层,形成在所述半导体层上,且所述铝金属层表面形成有多个凸部;以及反应层,设置在所述铝金属层上,所述反应层覆盖所述凸部,且在经过退火后,所述反应层与所述铝金属层反应,形成融合层。通过本发明提供的一种半导体结构及其制作方法,可提高半导体结构的性能。
  • 具有气隙的半导体结构-202010078703.1
  • 徐庆斌;王志荣;张竹君;杨国裕;林家辉;马瑞吉 - 联华电子股份有限公司
  • 2020-02-03 - 2023-08-01 - H01L23/482
  • 本发明公开一种具有气隙的半导体结构,包含介电堆叠,包含第一介电层,设于基底上、第二介电层,设于第一介电层上,以及第三介电层,设于第二介电层上;第一导电层,设于介电堆叠内;第二导电层,设于介电堆叠内,且与第一导电层区隔开,其中第一导电层和第二导电层位于同一平面上;以及类十字形气隙,设于介电堆叠内,且位于第一导电层和第二导电层之间;以及氧化层,设置在类十字形气隙内的第二介电层的侧壁上。
  • 半导体结构及其制备方法-202210037074.7
  • 寗树梁;何军;刘杰;应战 - 长鑫存储技术有限公司
  • 2022-01-13 - 2023-07-25 - H01L23/482
  • 本申请实施例涉及一种半导体结构及其制备方法。该半导体结构包括:芯片单元,芯片单元包括若干第一芯片,各第一芯片上设有多个用于接收不同控制信号的焊盘;重布线层,位于芯片单元上,包括若干底层金属线,各底层金属线用于传输不同的控制信号,各底层金属线与对应接收相同控制信号的焊盘电连接。提高了连接信号输出端和第一芯片上接收不同控制信号的焊盘的速度,简化了半导体结构的工艺流程,提高了半导体结构的良率,降低了半导体结构的生产成本。
  • 一种半导体结构及其制作方法-202210032642.4
  • 王路广;黄金荣 - 长鑫存储技术有限公司
  • 2022-01-12 - 2023-07-21 - H01L23/482
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制作方法,其中,一种半导体结构包括:具有第一面的第一基底,第一基底具有凸出于第一面的电连接柱;具有第二面的第二基底,第二基底内具有导电柱,且第二面还具有第一凹槽和第二凹槽,第一凹槽与第二凹槽相连通,第一凹槽位于导电柱上方且暴露出导电柱的至少部分顶面,第二凹槽暴露出导电柱的至少部分侧面;第二面与第一面相键合,且电连接柱的凸出部分位于第二凹槽内,且电连接柱的部分侧面与导电柱的部分侧面在垂直于第一面或第二面的方向上错位交叠;焊接结构,至少部分焊接结构填充于第一凹槽,且至少部分焊接结构还位于电连接柱与第二凹槽底面之间,至少可以提高半导体结构的可靠性。
  • 一种半导体结构及一种半导体结构的制作方法-202210033870.3
  • 王路广 - 长鑫存储技术有限公司
  • 2022-01-12 - 2023-07-21 - H01L23/482
  • 本公开实施例涉及半导体领域,提供一种半导体结构及一种半导体结构的制作方法,其中,一种半导体结构包括:具有第一面的第一基底,第一基底具有凸出于第一面的电连接柱,电连接柱顶部具有第一凹槽;具有第二面的第二基底,第二基底内具有导电柱,且第二基底还具有第二凹槽,第二凹槽露出导电柱的顶面以及至少部分侧面;第二面与第一面相键合,且电连接柱部分位于第二凹槽内,导电柱部分位于第一凹槽内;焊接结构,至少部分焊接结构填充于第二凹槽,且至少部分焊接结构还填充于导电柱与第一凹槽之间。至少可以提高半导体结构的可靠性。
  • 半导体结构及其制造方法-202210033878.X
  • 王路广;黄金荣 - 长鑫存储技术有限公司
  • 2022-01-12 - 2023-07-21 - H01L23/482
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制造方法,半导体结构包括:具有第一面的第一基底,第一基底内具有导电柱,第一面具有第一凹槽,第一凹槽露出导电柱的顶面和部分侧壁;具有第二面的第二基底,第一面和第二面相键合,第二面具有第二凹槽,第二基底内具有电连接柱,且电连接柱位于第二凹槽中,电连接柱凸出于第二面;电连接结构,电连接结构和部分电连接柱嵌入第一凹槽中,电连接结构至少环绕导电柱中被第一凹槽露出的部分和电连接柱嵌入第一凹槽中的部分。本公开实施例至少有利于在提高电连接柱和导电柱之间的连接稳定性的同时,降低堆叠基底的整体厚度。
  • 半导体结构及其制备方法-202310678208.8
  • 张加亮;郭少辉 - 粤芯半导体技术股份有限公司
  • 2023-06-09 - 2023-07-14 - H01L23/482
  • 本发明涉及一种半导体结构及其制备方法。半导体结构包括:衬底;栅极结构位于衬底上;栅极结构包括:栅极、绝缘隔离侧墙及导电侧墙;栅极包括栅介质层和栅极导电层;栅介质层位于衬底的上表面;栅极导电层位于栅介质层的上表面;绝缘隔离侧墙位于栅极相对两侧的侧壁表面;导电侧墙位于绝缘隔离侧墙远离栅极的表面;源区位于衬底内,且位于栅极的一侧,并与导电侧墙相接触;漏区位于衬底内,且位于栅极远离源区的一侧,并与导电侧墙相接触。可以将导电侧墙直接与源区、漏区与导电侧墙的接触,利用导电侧墙的导电性能,实现底层器件与上层金属的互联,因此,在保证器件集成度的情况下,降低接触孔光刻带来的对准误差,提高了半导体结构的精度。
  • 具有旁路栅极晶体管的高功率MMIC器件-202310564820.2
  • S·M·伍德;J·米里甘;M·弗洛尔斯;D·法雷尔;K·法耶德 - 沃孚半导体公司
  • 2018-05-03 - 2023-07-07 - H01L23/482
  • 本公开涉及一种具有旁路栅极晶体管的高功率MMIC器件。提供了单片微波集成电路,该单片微波集成电路包括具有形成于其上的晶体管和至少一个附加电路的衬底。该晶体管包括在第一方向上延伸的漏极触件、与该漏极触件平行地在第一方向上延伸的源极触件、在源极触件和漏极触件之间在第一方向上延伸的栅极指以及在该第一方向上延伸的栅极跳线。栅极跳线在沿着第一方向彼此间隔开的两个或更多个位置处导电地连接到栅极指。
  • 一种半导体结构及半导体结构的制备方法-202111602336.1
  • 王亮;许杞安 - 长鑫存储技术有限公司
  • 2021-12-24 - 2023-06-27 - H01L23/482
  • 本公开实施例涉及半导体领域,提供一种半导体结构及半导体结构的制备方法,半导体结构包括:基底,基底内设有间隔分布的焊盘;相连通的第一凹槽以及第二凹槽,第一凹槽与第二凹槽位于基底内,第一凹槽位于第二凹槽远离焊盘的一侧,第二凹槽底部露出焊盘,第二凹槽在基底的正投影位于第一凹槽在基底的正投影内;重布线层,重布线层位于焊盘表面,且还位于第一凹槽的内壁以及第二凹槽的内壁和底部。本公开实施例可以改善测试探针污染甚至损坏的问题。
  • 一种半导体器件连线结构及其制备方法、半导体器件-202310340948.0
  • 郑坤;郭佳衢;吴伟鑫 - 厦门市三安集成电路有限公司
  • 2023-03-31 - 2023-06-23 - H01L23/482
  • 本申请公开了一种半导体器件连线结构及其制备方法、半导体器件,涉及半导体器件技术领域,本申请的半导体器件连线结构,包括同层设置且一侧贴合的第一金属层和有机材料层,第一金属层上还设置有第二金属层,第二金属层延伸至有机材料层上,第二金属层和有机材料层上沉积有钝化层,其中,第二金属层靠近有机材料层的侧壁包括靠近有机材料层的第一侧面、远离有机材料层的第二侧面以及连接在第一侧面和第二侧面之间的至少一个第三侧面,其中,θ1、θ2和θ3均小于90°,且θ2θ1θ3。本申请提供的半导体器件连线结构及其制备方法、半导体器件,能够降低钝化层拐角处的应力,进而降低钝化层开裂的风险。
  • 替代过孔和掩埋或背面电源轨-202211468732.4
  • P·马吉;K·M·施吕费尔;A·默西 - 英特尔公司
  • 2022-11-18 - 2023-06-23 - H01L23/482
  • 本发明涉及替代过孔和掩埋或背面电源轨。一种集成电路结构包括:第一子鳍状物;第二子鳍状物,与第一子鳍状物横向间隔开;第一晶体管器件,在第一子鳍状物上方并具有第一触点;第二晶体管器件,在第二子鳍状物上方并具有第二触点;以及连续且单块的导电材料主体,在第一和第二晶体管器件与第一和第二子鳍状物之间垂直延伸。导电材料主体具有(i)在第一和第二晶体管器件之间的上部部分和(ii)在第一和第二子鳍状物之间的下部部分。连续共形层沿着主体的下部部分的侧壁和主体的上部部分的侧壁延伸。集成电路结构还包括导电互连部件,所述导电互连部件将主体的上部部分连接到第一触点和第二触点中的至少一个。
  • 半导体结构-202222446645.0
  • 赖彦锟;吴逸文;张国钦;蔡柏豪;李明机 - 台湾积体电路制造股份有限公司
  • 2022-09-15 - 2023-06-20 - H01L23/482
  • 本公开提出一种半导体结构。半导体裸片可以包括位于内连线级介电材料层内的金属内连线结构、位于最顶部内连线级介电材料层上的接合垫、位于最顶部内连线级介电材料层上的介电钝化层以及延伸穿过介电钝化层且位于接合垫上的金属凸块结构。每个金属凸块结构包括具轮廓的底面,此底面包括与接合垫的相应一者的顶面接触的最底面段、与穿过介电钝化层的相应开口的锥形侧壁接触的锥形表面段以及覆盖介电钝化层且具有从外周缘横向向内偏移一横向偏移距离的环形表面段,横向偏移距离为接合垫的相应下方一者的宽度的至少8%。
  • 一种基于双面电极式小芯片的多芯片封装结构-202223104604.X
  • 蔡琨辰 - 中山芯承半导体有限公司
  • 2022-11-22 - 2023-06-09 - H01L23/482
  • 本实用新型公开了一种基于双面电极式小芯片的多芯片封装结构,本案结构简单易实现,双面电极式小芯片与其他小芯片的共同设置,便于能够将多个不同工艺单独制造的小芯片集成到一个封装内部,以便于增强功能和提高性能。双面电极式小芯片的第一电极、第二电极的设置,一方面便于通过引线键合的方式实现第一电极与基板的互连,以便于与其他引线键合小芯片一起利用成熟的wi re bond封装工艺来进行引线键合;另一方面便于通过倒装方式实现第二电极与基板的互连,以便于与其他倒装小芯片一起利用成熟的f l i p ch i p封装工艺来进行倒装,有利于提高生产效率;另外,双面电极式小芯片的设置,使本案无需追逐先进封装技术来集成小芯片,有利于减少封装成本。
  • 半导体封装件-202211393664.X
  • 李元一;金䪸起;金志勋;全光宰 - 三星电子株式会社
  • 2022-11-08 - 2023-05-12 - H01L23/482
  • 提供了半导体封装件,其中,第一绝缘层包括在第一方向上与第一焊盘间隔开的第一凹部,并且第二绝缘层包括在第一方向上与第二焊盘间隔开并且在与第一方向垂直的第二方向上与第一凹部的至少一部分交叠以与第一凹部一起提供气隙的第二凹部。半导体封装件还包括第一接合表面和第二接合表面,第一接合表面在气隙的一侧由彼此接触的第一绝缘层和第二绝缘层限定,并且与第一焊盘和第二焊盘相邻,第二接合表面在气隙的与所述一侧相对的另一侧由彼此接触的第一绝缘层和第二绝缘层限定。
  • 半导体装置-201910879948.1
  • 长尾胜久;川本典明 - 罗姆股份有限公司
  • 2014-11-26 - 2023-04-18 - H01L23/482
  • 形成半导体装置(1),所述半导体装置包含:SiC外延层(28);多个晶体管单元(18),形成于SiC外延层(28),通过规定的控制电压接通/关断控制;栅极电极(19),与在接通时形成沟道的晶体管单元(18)的沟道区域(32)相对;栅极金属(44),为了与外部的电连接而露出到最外层表面,与栅极电极(19)在物理上分离,但是,电连接于栅极电极(19);以及内置电阻(21),被配置在栅极金属(44)的下方,由将栅极金属(44)和栅极电极(19)电连接的多晶硅构成。
  • 半导体结构及半导体结构的形成方法-202110587086.2
  • 邢程;王清蕴 - 芯盟科技有限公司
  • 2021-05-27 - 2023-04-07 - H01L23/482
  • 一种半导体结构及半导体结构的形成方法,结构包括:第一衬底,第一衬底具有第一面和第二面,第一衬底内具有若干第一连接层且第一面暴露出第一连接层,第一连接层在第一衬底表面的投影图形包括相互垂直且相互连接的第一长方形和第二长方形;与第一衬底键合的第二衬底,第二衬底具有第三面和第四面,第二衬底第三面和第一衬底第一面键合,第二衬底内具有若干第二连接层且第三面暴露出第二连接层,第二连接层在第二衬底表面的投影图形包括相互垂直且相互连接的第三长方形和第四长方形;若干第一连接层和若干第二连接层一一对应且部分重叠,对应的第一长方形与第三长方形垂直相交,且对应的第二长方形与第四长方形垂直相交。半导体结构性能得到提升。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top