[发明专利]具有L形栅极的分栅半导体器件有效
| 申请号： | 201580034763.0 | 申请日： | 2015-07-31 |
| 公开（公告）号： | CN106663698B | 公开（公告）日： | 2021-08-31 |
| 发明（设计）人： | 斯科特·贝尔;C·陈;薛磊;S·房;安吉拉·惠 | 申请（专利权）人： | 赛普拉斯半导体公司 |
| 主分类号： | H01L29/792 | 分类号： | H01L29/792 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 张瑞;郑霞 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种具有衬底、衬底上的介电层、第一栅极导体、栅极间介电结构和第二栅极导体的半导体器件。栅极介电结构布置在第一栅极导体和介电层之间，并且可包括两个或更多个以交替方式布置的介电薄膜。栅极间介电结构可设置在第一栅极导体和第二栅极导体之间，并且可包括两个或更多个以交替方式布置的介电薄膜。第二栅极导体形成为L形，使得第二栅极具有相对低的纵横比，其允许减小相邻栅极之间的间隔，同时保持栅极与可后续形成的触点之间的需要的电气隔离。 | ||
| 搜索关键词： | 具有 栅极 半导体器件 | ||
【主权项】：
一种制造半导体器件的方法，包括：在衬底上形成介电层；形成具有第一栅极导体和在所述第一栅极导体与所述介电层之间的栅极介电结构的栅极堆叠；在所述栅极堆叠的侧壁处形成栅极间介电结构；以及形成与所述栅极间介电结构相邻且在所述介电层上的L形第二栅极导体。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司，未经赛普拉斯半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580034763.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体结构与其制作工艺-201910844566.5
- 欧阳颖洁;夏志良;苏睿;王启光 - 长江存储科技有限责任公司
- 2019-09-06 - 2023-10-10 - H01L29/792
- 本申请提供了一种半导体结构与其制作工艺。该半导体结构的制作工艺，包括：形成包括沟道孔的基底结构；在沟道孔中形成预备电荷捕获层；对预备电荷捕获层进行预定处理，使得预备电荷捕获层形成电荷捕获层，电荷捕获层的陷阱密度大于预备电荷捕获层的陷阱密度。上述的制作方法中，首先在沟道中形成预备电荷捕获层，然后对该预备电荷捕获层进行预定处理，预备电荷捕获层中的部分材料形成陷阱，从而使得形成的电荷捕获层中的陷阱数量大于预备电荷捕获层中的陷阱的数量。该制作方法形成电荷捕获层中的陷阱的数量较多，缓解了现有技术中的电荷捕获层中的陷阱的数量较少的问题，保证了器件的内存窗口相对较大，进而保证了器件具有良好的性能。
- 半导体存储装置-201910085556.8
- 山下博幸;森伸二;泽敬一;松尾和展;松田和久;斋藤雄太;高桥笃史;田中正幸 - 铠侠股份有限公司
- 2019-01-29 - 2023-09-26 - H01L29/792
- 实施方式提供一种可靠性提高了的半导体存储装置。实施方式的半导体存储装置具备：半导体层；栅极电极；第1绝缘层，设置于半导体层与栅极电极之间；第2绝缘层，设置于第1绝缘层与栅极电极之间；区域，设置于第1绝缘层与第2绝缘层之间，且包含金属或半导体；以及覆盖层，包围区域，且包含硅以及氮。
- 具有多个氮氧化物层的氧化物氮化物氧化物堆栈-202010010002.4
- 赛格·利维;克里希纳斯瓦米·库马尔;斐德列克·杰能;萨姆·吉哈 - 经度快闪存储解决方案有限责任公司
- 2013-03-15 - 2023-08-08 - H01L29/792
- 描述了包括多层电荷储存层的半导体存储设备和形成该半导体存储设备的方法的实施例。一般，设备包括：由覆盖在衬底上的表面的半导体材料形成的沟道，该沟道连接存储设备的源极和漏极；覆盖沟道的隧道氧化物层；以及多层电荷储存层，其包括在隧道氧化物层上的富氧、第一氮氧化物层和在第一氮氧化物层上的贫氧、第二氮氧化物层，其中第一氮氧化物层的化学计量组合物导致其实质上没有陷阱，第二氮氧化物层的化学计量组合物导致其陷阱密集。在一个实施例中，设备包括包含具有邻接沟道的多个表面的栅极的非平面晶体管，并且栅极包括隧道氧化物层和多层电荷储存层。
- 排列电路-201811307944.8
- 金相植;赵庚娥;姜炫求;赵鎭先;任斗赫;金允中;禹率娥 - 高丽大学校产学协力团
- 2018-11-05 - 2023-08-08 - H01L29/792
- 本发明公开排列电路。根据本发明的一实施例，排列电路包括反馈场效应电子器件的源极区域和辅助电子器件的漏极区域串联的多个反馈场效应排列器件，反馈场效应电子器件与位线及第一字线相连接，辅助电子器件与源线及第二字线相连接，向第一字线施加在第一栅极电压或第二栅极电压中的一个来存储第一逻辑状态的数据或第二逻辑状态的数据。
- 包括具有可变电阻的沟道层的电子器件及制造其的方法-202210844301.7
- 具元泰;韩在贤 - 爱思开海力士有限公司
- 2022-07-18 - 2023-03-17 - H01L29/792
- 公开了一种具有可变电阻的沟道层的电子器件及制造其的方法。电子器件包括：基础元件；彼此间隔开布置在基础元件上的源电极层以及漏电极层；沟道层，其在基础元件上布置于源电极层和漏电极层之间，并且容纳金属离子；金属离子导电层，其布置在沟道层上；以及栅电极层，其布置在金属离子导电层上。沟道层包括多个单元膜以及多个单元膜之间的沟道空间。多个单元膜被布置成与基本上垂直于基础元件的表面的方向平行。
- 一种Ga
- 冯倩;王正兴;蔡云匆;田旭升;张春福;周弘;张进成 - 西安电子科技大学
- 2021-10-09 - 2023-03-17 - H01L29/792
- 本发明公开了一种Ga
- 半导体装置的制造方法与半导体装置-201710768125.2
- 侯拓宏;潘正圣;刘邦轩 - 台湾积体电路制造股份有限公司
- 2017-08-31 - 2022-10-18 - H01L29/792
- 一种半导体装置的制造方法。包含场效晶体管装置的半导体装置包含基板与在基板上的二维材料所制成的通道结构。多个源极与漏极接触部分地形成于二维材料上。第一介电层至少部分地形成在通道结构上且至少部分地形成在源极与漏极接触上。第一介电层用以捕获多个电荷载子。第二介电层形成于第一介电层上，且栅极电极形成于第二介电层上。
- 基于锌离子脱嵌调节电阻的三端电化学器件-202210555615.5
- 李少青;周维亚;张月娟;王艳春;解思深 - 中国科学院物理研究所
- 2022-05-19 - 2022-09-13 - H01L29/792
- 本发明提供了一种基于锌离子脱嵌调节电阻的三端电化学器件，包括：栅电极、源电极、漏电极以及存在于所述源电极与所述漏电极之间的沟道；其中，所述沟道由可嵌入和脱出锌离子从而实现电阻可逆调节的锌离子导体制成。通过在源电极与漏电极之间设置可嵌入和脱出锌离子的锌离子导体，并形成沟道，可基于沟道的锌离子浓度变化实现电阻的可逆调节。由于锌及锌离子导体在空气中较为稳定，且锌离子脱嵌过程所需电压较低、可逆性高，因此，本发明的三端电化学器件具备稳定性高、功耗低且可逆性高的优点。基于本发明的方案，有利于提升非易失性存储器等电化学器件的性能。
- 半导体器件及其制造方法-201710679467.7
- 川岛祥之;井上真雄;吉富敦司 - 瑞萨电子株式会社
- 2017-08-10 - 2022-08-12 - H01L29/792
- 本发明涉及半导体器件及其制造方法。一种存储单元，其包括控制栅电极和存储栅电极。控制栅电极被形成在包括半导体衬底一部分的鳍FA的上表面和侧壁上方。存储栅电极在相邻于控制栅电极的一个侧表面的位置中通过ONO膜被形成在控制栅电极的一个侧表面以及鳍的上表面和侧壁上方。而且，控制栅电极和存储栅电极由n型多晶硅形成。第一金属膜被设置在栅电极和控制栅电极之间。第二金属膜被设置在ONO膜和存储栅电极之间。第一金属膜的功函数大于第二金属膜的功函数。
- 一种沟槽栅半导体器件及其制造方法-202010972194.7
- 卢汉汉;吴海平 - 比亚迪半导体股份有限公司
- 2020-09-16 - 2022-04-01 - H01L29/792
- 本发明属于电气元件领域，特别是涉及一种沟槽栅半导体器件及其制造方法，沟槽栅半导体器件包括半导体基板、栅电极区和绝缘栅介质层，半导体基板上设置有沟槽，绝缘栅介质层位于栅电极区与半导体基板之间；沿所述半导体基板至栅电极区的方向，绝缘栅介质层依次包括用于在强电场下电荷隧穿的遂穿层、用于捕捉空穴的存储层和用于阻止电荷进一步遂穿到栅电极区的阻挡层。本发明中，由于所述绝缘栅介质层的三层不同作用的结构，能够使得绝缘栅介质层带上额外的正电荷，从而消除因绝缘栅介质层增厚带来的器件阈值电压增大的问题。同时达到了在加厚绝缘栅介质层以降低其电场强度、提高器件长期可靠性的同时，保证器件的阈值电压不会变大的效果。
- 闪存结构及对应的编程、擦除和读取方法-201811132953.8
- 顾经纶 - 上海华力微电子有限公司
- 2018-09-27 - 2022-03-29 - H01L29/792
- 本发明涉及一种闪存结构，包括：基底，基底内布置有源极区、漏极区以及位于源极区和漏极区之间的沟道区，基底和沟道采用浓度较低的P型杂质掺杂，源极区和漏极区采用高浓度的N型杂质掺杂；以及在沟道区的基底上依次层叠的隧穿氧化层、电荷存储层、阻挡氧化层及控制栅层。本发明利用背栅偏压协助带带隧穿热空穴注入的方式进行编程，热空穴在低电压差的条件下可进入电荷存储层实现编程，对电容耦合系数的要求较低。利用沟道电子注入方式进行擦除，沟道的电子在低电压差的条件下也能进入电荷存储层，以使空穴与电子一一对应结合，编程时逐步擦除进入电荷存储层的空穴，避免了现有技术中由高电压的FN擦除机制带来的擦除饱和以及工艺窗口减小的问题。
- 晶体管及形成集成电路系统的方法-202080056191.7
- 刘鸿威;S·查杰德;J·B·赫尔;A·A·卡恩德卡尔 - 美光科技公司
- 2020-07-27 - 2022-03-18 - H01L29/792
- 晶体管包括顶部源极/漏极区、底部源极/漏极区、竖直地处于所述顶部及底部源极/漏极区之间的沟道区，及以操作方式横向邻近于所述沟道区的栅极。所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的至少一个是结晶的。所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有晶粒具有彼此相差在0.064pm
- 非挥发性存储器的存储单元-202110917690.7
- 陈英哲;孙文堂;黎俊霄;陈学威 - 力旺电子股份有限公司
- 2021-08-11 - 2022-03-15 - H01L29/792
- 本发明公开一种非挥发性存储器的存储单元，包括一存储元件。存储元件为一晶体管，且存储元件具有不对称的间隙壁。在存储元件中，较宽间隙壁的下方具有较长的沟道。当存储元件进行编程动作时，将有更多的载流子(carrier)经由较长沟道注入间隙壁的电荷抓取层。因此，本发明的存储单元可更有效率的进行编程动作，并缩短编程动作的时间。
- 非易失性半导体存储器件-202080055394.4
- 山崎忠行;林泰伸;清水吾朗 - 罗姆股份有限公司
- 2020-07-10 - 2022-03-11 - H01L29/792
- 本发明的存储单元(10)包括：在半导体衬底的p阱(11)的表面夹着沟道区域(12)形成的漏极区域(13)和源极区域(14)；以覆盖沟道区域(12)的方式形成的绝缘膜(15)；形成在绝缘膜(15)上的栅极(16)；以位于栅极(16)的侧面且在沟道区域(12)的正上方的方式形成的侧墙(17)；以覆盖漏极区域(13)、源极区域(14)的一部分、栅极(16)和侧墙(17)的方式形成的自对准硅化物阻挡膜(18)；形成在从自对准硅化物阻挡膜(18)和自对准硅化物阻挡膜(18)露出的漏极区域(13)和源极区域(14)中的漏极自对准硅化物层(21)和源极自对准硅化物层(22)；和以覆盖自对准硅化物阻挡膜(18)、漏极自对准硅化物层(21)和源极自对准硅化物层(22)的方式形成的氮化膜(19)。
- 半导体装置-202080052140.7
- 中村源志;铃木启介;青木公也 - 东京毅力科创株式会社
- 2020-07-13 - 2022-03-04 - H01L29/792
- 半导体装置具备电荷储存膜、电极、第一阻挡膜以及第二阻挡膜。第一阻挡膜设于电荷储存膜与电极之间。第二阻挡膜设于第一阻挡膜与电荷储存膜之间。此外，第一阻挡膜为包含钽的氧化膜，第一阻挡膜的介电常数比第二阻挡膜的介电常数大。
- 半导体器件和包括半导体器件的非易失性存储器件-202110934274.8
- 金鹤善;高秉柱;白圣权;徐载和;李昌宪 - 三星电子株式会社
- 2021-08-13 - 2022-02-22 - H01L29/792
- 提供了一种半导体器件和非易失性存储器件。半导体器件包括：衬底；元件隔离膜，在衬底中限定第一有源区；在第一有源区上的第一栅电极；第一源/漏区，在元件隔离膜和第一栅电极之间位于第一有源区内部；以及隔离接触部，在元件隔离膜中沿与衬底的上表面相交的竖直方向延伸。隔离接触部配置为被施加电压。
- 一种存储单元、存储单元的制作方法以及存储器-202111315396.5
- 陈欢;李立;贾宬;王志刚 - 珠海创飞芯科技有限公司
- 2021-11-08 - 2022-02-11 - H01L29/792
- 本发明提供了一种存储单元、存储单元的制作方法以及存储器。所述存储单元包括：衬底，所述衬底的一侧表面内具有阱区；位于所述表面上的隧穿氧化层；位于所述隧穿氧化层背离所述阱区一侧表面的第一电荷存储层；位于所述第一电荷存储层背离所述隧穿氧化层一侧表面的第二电荷存储层；位于所述第二电荷存储层背离所述第一电荷存储层一侧表面的调度氧化层；其中，所述第二电荷存储层的电荷保持能力大于所述第一电荷存储层。应用本发明技术方案，提高了器件的存储性能以及可靠性。
- 一种二维/零维混合结构的人工异质突触器件及制备方法-202011217544.5
- 陈琳;孟佳琳;王天宇;孙清清;张卫 - 复旦大学
- 2020-11-04 - 2022-02-08 - H01L29/792
- 本发明公开一种二维/零维混合结构的人工异质突触器件及制备方法。该人工异质突触器件包括：柔性衬底；背栅电极，形成在柔性衬底上；隧穿层，形成在背栅电极上；电荷俘获层，其为零维量子点，具有电荷俘获功能，形成在隧穿层上；阻挡层，形成在电荷俘获层上；沟道，其为二维材料，具有双面功能不对称特征，形成在阻挡层上；源漏电极，形成在沟道两侧，利用二维材料高效的光吸收效率，通过虚拟的光学栅完成神经突触前端的模拟，同时利用电学调制实现神经突触另一个前端的模拟，配合器件的源极模拟的神经突触后端，共同组成人工异质突触器件。实现了光电双调制，有效地解决了单纯的电调制中信息获取和数据处理分离的问题，并降低了功耗。
- 存储器单元、存储器单元布置及其方法-202110795825.7
- S·F·穆勒 - 铁电存储器股份有限公司
- 2021-07-14 - 2022-01-18 - H01L29/792
- 提供了一种存储器单元，该存储器单元可以包括：场效应晶体管结构，该场效应晶体管结构包括沟道和邻近于该沟道设置的栅极结构，该栅极结构包括：一个或多个剩余可极化层、栅电极，其中，该一个或多个剩余可极化层设置在该栅电极与该沟道之间，以及一个或多个电荷存储结构，该一个或多个电荷存储结构设置在该一个或多个剩余可极化层与该沟道之间和/或设置在该一个或多个剩余可极化层与该栅电极之间，该一个或多个电荷存储结构被配置为通过在该一个或多个电荷存储结构中捕获电荷来稳定与该一个或多个剩余可极化层相关联的极化状态。
- 一种凹型电荷俘获层突触晶体管及其制备方法-202111026328.7
- 黎明;李小康;李海霞;陈珙;黄如 - 北京大学
- 2021-09-02 - 2021-12-31 - H01L29/792
- 本发明公开了一种凹型电荷俘获层突触晶体管及其制备方法，属于面向神经网络硬件化应用的突触器件领域。本发明采用的凹型电荷俘获层结构便于通过首次编程将电荷隧穿到俘获层，而后通过若编程的方式改变电荷俘获位置的方式来降低操作电压；另一方面，通过在栅源或者栅漏之间的电压脉冲控制电荷在俘获层中的横向位置实现多值存储，从而提高神经网络的精度。
- 垂直型存储器件及其制备方法-202111014170.1
- 刘金营 - 上海积塔半导体有限公司
- 2021-08-31 - 2021-11-30 - H01L29/792
- 本发明提供一种垂直型存储器件及其制备方法。器件包括下逻辑单元及上逻辑单元，上逻辑单元位于下逻辑单元的上方，且与下逻辑单元接触；下逻辑单元包括基底及第一栅极结构层，基底内形成有第一源区、第一漏区及第一沟道区，第一沟道区位于第一源区和第一漏区之间，且均相邻接，第一栅极结构层位于第一沟道区的上表面；上逻辑单元包括第二源区、第二漏区、第二沟道区和第二栅极结构层，在第一栅极结构层上方依次堆叠，第二栅极结构层包括第二栅介质层及第二栅金属层，第二栅介质层绕设于第二沟道区的周向上，第二栅金属层绕设于第二栅介质层的周向上，上逻辑单元的漏极同时作为下逻辑单元的电容器。本发明可以降低动态电荷刷新时间。
- 具有L形栅极的分栅半导体器件-201580034763.0
- 斯科特·贝尔;C·陈;薛磊;S·房;安吉拉·惠 - 赛普拉斯半导体公司
- 2015-07-31 - 2021-08-31 - H01L29/792
- 公开了一种具有衬底、衬底上的介电层、第一栅极导体、栅极间介电结构和第二栅极导体的半导体器件。栅极介电结构布置在第一栅极导体和介电层之间，并且可包括两个或更多个以交替方式布置的介电薄膜。栅极间介电结构可设置在第一栅极导体和第二栅极导体之间，并且可包括两个或更多个以交替方式布置的介电薄膜。第二栅极导体形成为L形，使得第二栅极具有相对低的纵横比，其允许减小相邻栅极之间的间隔，同时保持栅极与可后续形成的触点之间的需要的电气隔离。
- 一种无隧穿氧化层的纳米线型突触晶体管及其制备方法-202110205069.8
- 黎明;李小康;涂坤;黄如 - 北京大学
- 2021-02-24 - 2021-06-22 - H01L29/792
- 本发明公开了一种无隧穿氧化层的纳米线型突触晶体管及其制备方法，属于面向神经形态计算应用的突触器件领域。所述无隧穿氧化层的纳米线型突触晶体管采用氮化硅和氧化铪双俘获层的设计，使得该电荷俘获型突触器件既可以模拟长时程的突触可塑性，又可以模拟短时程的突触可塑性，从而极大地丰富了突触晶体管的功能。此外通过改变编程方式，即通过一次编程，而后改变电荷俘获位置而不是电荷俘获量的方式，以及无隧穿氧化层和高k/金属栅组合，降低突触器件的操作电压。这种具备低压操作优势和可以模拟多功能突触可塑性的基于电荷俘获机制的突触晶体管有望应用到未来大规模人工神经网络中。
- 分栅MONOS闪存及其制造方法-202110153141.7
- 翁文寅 - 上海华力集成电路制造有限公司
- 2021-02-04 - 2021-06-22 - H01L29/792
- 本发明公开了一种分栅MONOS闪存的闪存单元结构包括：从漏区到源区的方向上，沟道区分成第一段沟道子区和第二段沟道子区，第一栅极结构和第二栅极结构分别位于第一和第二段沟道子区的表面上方并控制对应沟道段的导通和关断。第一栅极结构采用第一高介电常数金属栅组成，第二栅极结构采用ONO层叠加第二高介电常数金属栅组成。第一栅极结构的形成区域采用第一伪栅极结构定义，第二高介电常数金属栅的形成区域采用第二伪栅极结构定义。第一和第二高介电常数金属栅具有相同的工艺结构。本发明还公开了一种分栅MONOS闪存的制造方法，本发明能缩小闪存单元结构的尺寸且具有方便制作的结构，能形成在较小技术节点的鳍体上。
- 一种数据检索存储阵列-202010454479.1
- 陈杰智;汪倩文;王菲 - 山东大学
- 2020-05-26 - 2021-04-09 - H01L29/792
- 一种数据检索存储阵列，包括输入层、输出层和检索存储单元；输入层输入变量源极电压、漏极电压、栅极电压、正负电压以及电压的持续时间，输入信息的改变使得电荷的注入量发生改变；输出层输出漏极电流、位线电流、转移特性曲线、亚阈值摆幅和阈值电压；各检索存储单元之间建立处理数据检索任务的阵列，一个检索存储单元由一个存储器组成，为输出“U”型转移特性曲线的存储器，检索方式为：NOR Flash的第一行page或若干行执行检索数据，其它单元输出存储数据；NAND Flash的第一列或若干列位线执行检索数据，其它单元输出存储数据，若检索数据匹配成功则检索成功，输出存储数据。本发明减小了集成电路尺寸和单元器件密度，提高了检索效率。
- 柔性底栅结构电荷俘获型存储器及其制备方法-202011089569.1
- 秦国轩;杨晓东;刘汪钰;周亮宇;闫宏光;黄逸蒙 - 天津大学
- 2020-10-13 - 2021-02-19 - H01L29/792
- 本发明涉及柔性电子器件技术领域，为设计并制备一种基于锆钛复合氧化物介质层的柔性底栅结构电荷俘获型存储器，丰富晶体管作为电路元器件的用处，使得该柔性器件在大规模集成电路和光电器件的应用提供可能，本发明，柔性底栅结构电荷俘获型存储器，在PET衬底上从下至上依次形成氧化铟锡底栅电极以及氧化物阻挡层、存储层、氧化物隧穿层，氧化物隧穿层上方是在SOI上形成的掺杂区，掺杂区上方形成有源漏电极，锆钛复合氧化物介质组成的存储层用于存储通过隧穿层的电荷，氧化铝隧穿层在栅漏之间不加电场时隔离存储层和Si薄膜；氧化铝阻挡层防止底栅电极和存储层之间电荷转移。本发明主要应用于柔性电子器件设计制造场合。
- 钽钛复合氧化物柔性底栅电荷俘获型存储器及其制备方法-202011089583.1
- 秦国轩;杨晓东;刘汪钰;闫宏光;周亮宇;黄逸蒙 - 天津大学
- 2020-10-13 - 2021-02-19 - H01L29/792
- 本发明属于柔性器件领域，为设计并制备一种基于钽钛复合氧化物介质层的柔性底栅结构电荷俘获型存储器，极大丰富晶体管作为电路元器件的用处，使得该柔性器件在大规模集成电路和光电器件的应用提供可能，本发明，钽钛复合氧化物柔性底栅电荷俘获型存储器及其制备方法，在PET柔性衬底上依次制备了氧化铟锡底栅电极、Al
- 一种光电双调制的二维柔性神经突触器件及其制备方法-202011155933.X
- 陈琳;孟佳琳;王天宇;孙清清;张卫 - 复旦大学
- 2020-10-26 - 2021-02-09 - H01L29/792
- 本发明公开一种光电双调制的二维柔性神经突触器件及其制备方法。该光电双调制的二维柔性神经突触器件包括：涂覆有电极的柔性衬底；阻挡层，电荷俘获层和隧穿层，自下而上依次形成在所述电极上；作为沟道的二维材料，间隔分布在所述隧穿层上；源电极和漏电极，分别形成在所述二维材料上，并与所述隧穿层相接触，其中，所述二维材料的电导值用于模拟神经突触中的权重值，利用电脉冲与光脉冲刺激可实现仿生神经突触特性的模拟。通过将二维材料优异的光电响应特性、机械柔韧性与柔性神经突触器件相结合，从而实现灵活的光电双模式调节。
- 一种闪存单元及其制造方法-202010756531.9
- 王萱;孙中琳;刘尚;刘大铕 - 山东华芯半导体有限公司
- 2020-07-31 - 2020-10-09 - H01L29/792
- 本发明公开一种闪存单元，包括栅极、覆盖在栅极上的氧化硅隔离层、覆盖在氧化硅隔离层上的电子势阱层和覆盖在电子势阱层上的隧穿层，隧穿层上设有沟道，沟道的两端为源极和漏极，所述沟道为氧化镓铟沟道，所述电子势阱层为氮化硅电子势阱层，所述隧穿层为氧化铝隧穿层。本发明采用氧化镓铟作为沟道，可以降低闪存的功耗，采用氮化硅单子势阱层提高可靠性，并且能够获得较大的存储窗口。
- 具有分离氮化物存储层的SONOS堆栈-201380016882.4
- 斐德列克·杰能;克里希纳斯瓦米·库马尔 - 经度快闪存储解决方案有限责任公司
- 2013-03-08 - 2020-06-12 - H01L29/792
- 描述了包括分离电荷俘获区的非平面存储设备和形成所述非平面存储设备的方法的实施例。通常所述设备包括：由覆盖在衬底的表面的半导体材料的薄膜形成的沟道，所述沟道连接存储设备的源极和漏极；覆盖沟道的隧道氧化物；覆盖隧道氧化物的分离电荷俘获区，分离电荷俘获区包括底部电荷俘获层和顶部电荷俘获层，底部电荷俘获层包括更靠近隧道氧化物的氮化物，其中，底部电荷俘获层被包含氧化物的薄的反隧穿层从顶部电荷俘获层分开。本申请还公开了其它的实施例。
- 专利分类
