[发明专利]一种基于星间链路收发设备的星载FPGA重构系统及重构方法

摘要

一种基于星间链路收发设备的星载FPGA重构系统及重构方法，系统包括重构数据接收模块、帧号标记及回传模块、地址译码模块、EDAC校验码生成模块、重构数据写入模块、EDAC循环校验模块、下卸数据读取模块、下卸数据发送模块、EEPROM和星载FPGA。星载FPGA的重构方法是指地面站上注重构数据至卫星，并最终传输至需要进行在轨重构的单机设备，重构数据上注为按块上注，在确保当前重构数据块上注全部正确后，开始上注下一个重构数据块，依次上注全部重构数据。本发明优化了FPGA大容量重构数据上注的流程，解决了FPGA大容量重构数据上注的正确性，提升了工程实现的可靠性。

主权项

1.一种基于星间链路收发设备的星载FPGA重构系统，其特征在于包括：重构数据接收模块、帧号标记及回传模块、地址译码模块、EDAC校验码生成模块、重构数据写入模块、EDAC循环校验模块、下卸数据读取模块、下卸数据发送模块、EEPROM和星载FPGA；重构数据接收模块接收地面发送的重构数据并进行奇偶校验，再将重构数据通过帧号标记及回传模块发送给地址译码模块，同时，帧号标记及回传模块对重构数据内帧号进行标识，当前重构数据上注完成后，帧号标记及回传模块回传当前重构数据所有块内帧号标识；地址译码模块将重构数据的块号和块内帧号译码成为EEPROM的起始存储地址，EDAC校验码生成模块针对接收到的重构数据生成EDAC校验码，重构数据写入模块根据所述EEPROM的起始存储地址，将重构数据和EDAC校验码按组写入EEPROM之中；EDAC循环校验模块将已经存储在EEPROM中的重构数据和校验码分时循环读取进行EDAC校验，利用EEPROM中存储的重构数据对星载FPGA进行重构操作；地址译码模块将地面站向卫星发送的数据下卸指令译码成为EEPROM的起始读取地址，下卸数据读取模块根据所述EEPROM的起始读取地址，从EEPROM中读取重构数据和校验码，通过下卸数据发送模块发送给地面测控站；所述帧号标记及回传模块对重构数据块内帧号进行标识和回传具体为：重构数据块内帧号标识共512bit，每bit对应当前数据块的1个数据帧，当收到重构数据帧后，如果发生奇偶校验错误、漏帧或块数据丢失，帧号标记及回传模块将当前重构数据帧对应的块内帧号标识标记为0，否则标记为1；当前数据块全部上注完成后，帧号标记及回传模块将当前重构数据块512bit块内帧号标识回传地面；EDAC循环校验模块是将已经存储在EEPROM中的重构数据和校验码分时循环读取进行EDAC校验，具体为：每次读取40bit数据，其中包含4Byte数据和1Byte校验码，并进行校验，当本地产生的校验码与EEPROM存储的校验码出现1bit差异的条件下，纠正数据出错的位置并重新写入EEPROM内部，同时记录单粒子打翻1bit EEPROM的次数，当本地产生的校验码与EEPROM存储的校验码出现大于2bit及以上差异的条件下，记录当前数据出现的位置与数据类型，记录到EDAC出错寄存器内部，同时发送EDAC错误遥测信息，请求地面重新发送出错数据所在的整帧数据。