[发明专利]半导体装置及其修复方法有效

专利信息
申请号: 201510830668.3 申请日: 2015-11-25
公开(公告)号: CN106356099B 公开(公告)日: 2021-06-25
发明(设计)人: 金钟三;赵真熙 申请(专利权)人: 爱思开海力士有限公司
主分类号: G11C17/16 分类号: G11C17/16;G11C29/44
代理公司: 北京弘权知识产权代理有限公司 11363 代理人: 俞波;许伟群
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体装置包括:存储区;熔丝阵列,包括多个熔丝组,每个熔丝组被配置为储存存储区的故障地址;剩余熔丝信息储存单元,被配置为储存关于包括所述多个熔丝组之中与故障地址相对应的熔丝的熔丝组的剩余熔丝信息;以及控制单元,被配置为执行控制操作以用于更新包括所述多个熔丝组之中与故障地址相对应的熔丝的熔丝组的剩余熔丝信息以及用于在故障地址被检测到时储存该故障地址。
搜索关键词: 半导体 装置 及其 修复 方法
【主权项】:
一种半导体装置,包括:存储区;熔丝阵列,包括多个熔丝组,每个熔丝组被配置为储存存储区的故障地址;剩余熔丝信息储存单元,被配置为储存关于包括所述多个熔丝组之中的与故障地址相对应的熔丝的熔丝组的剩余熔丝信息;以及控制单元,被配置为执行控制操作以用于更新包括所述多个熔丝组之中与故障地址相对应的熔丝的熔丝组的剩余熔丝信息以及用于在故障地址被检测到时储存所述故障地址。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510830668.3/,转载请声明来源钻瓜专利网。

同类专利
  • 一次性可编程记忆体及半导体装置-202320995490.8
  • 张国彬;黄国钦 - 台湾积体电路制造股份有限公司
  • 2023-04-27 - 2023-10-24 - G11C17/16
  • 一种一次性可编程(one‑time programmable,OTP)记忆体及半导体装置,一次性可编程记忆体包括多个位元线、多个字线及多个记忆体单元,多个记忆体单元中的每一记忆体单元包含耦接至多个位元线中的一位元线的第一端子、耦接至多个字线中的一字线的第二端子以及耦接于第一端子与第二端子之间且具有可通过电流改变的阈值电压的选择器。
  • 一种eFuse改写方法、装置、计算机设备及存储介质-202310877461.6
  • 刘晓露 - 杭州万高科技股份有限公司
  • 2023-07-17 - 2023-10-13 - G11C17/16
  • 本发明实施例公开了一种eFuse改写方法、装置、计算机设备及存储介质。方法包括:获取数据修改请求;确定当前数据值;根据数据修改请求内的待写数据值确定待写入比特位置;判断待写入比特位置的数值是否是零;若否,当数据修改请求是针对多个比特数据的操作时,将待写入比特位置所在的字节地址加一,以更新待写入比特位置,当数据修改请求是针对单个比特数据的操作时,将待写入比特位置所在的比特地址加一,以更新待写入比特位置,并执行判断待写入比特位置的数值是否是零;若是,则将待写入比特位置的数值改写为一。通过实施本发明实施例的方法可实现eFuse的数据每个比特位能被多次修改,且修改数据的单个比特位时无需修改整个字节的数据,节省eFuse空间。
  • Efuse控制器、Efuse系统及Efuse烧写方法-201810814382.X
  • 蒋松鹰;姚炜 - 上海艾为电子技术股份有限公司
  • 2018-07-23 - 2023-09-29 - G11C17/16
  • 本发明公开了一种Efuse控制器、Efuse系统及Efuse烧写方法,该Efuse控制器,包括:数据整形模块,第一输入端用于接收时钟输入信号,第二输入端用于接收数据输入信号,数据整形模块的输出端输出根据时钟输入信号对数据输入信号整形,生成整形输出信号;计数器,输入端用于接收时钟输入信号,输出端用于输出对时钟输入信号的计数结果;逻辑与门电路,两个输入端中的一个用于接收时钟输入信号,另一个输入端用于接收整形输出信号;逻辑与门电路的输出端用于连接Efuse模块的STROBE信号输入端;译码电路,两个输入端中的一个用于接收计数结果,另一个输入端用于接收整形输出信号;译码电路的输出端用于连接Efuse模块的数据信号输入端。实施本发明能实现简单有效地进行Efuse烧录。
  • 一种芯片及其电子设备-202310438775.6
  • 汪秀红;张研;蔡景宜;吴建国 - 上海艾为电子技术股份有限公司
  • 2023-04-21 - 2023-09-22 - G11C17/16
  • 本申请涉及集成电路设计领域,涉及一种芯片及其电子设备,芯片包括熔丝修整电路,其特征在于,熔丝修整电路可以包括:反相延时单元、熔丝读取单元,熔丝烧录单元,以及锁存单元。芯片上电过程中,熔丝读取单元读取熔丝电阻的烧录状态,读取结果通过锁存单元锁存,芯片正常工作后,反相延时单元发出使能信号关闭熔丝读取单元,熔丝读取通路不会再有电流经过,不会产生功耗,能够减小整个集成电路的功耗。熔丝修整电路还包括共栅放大器,将参考电阻和熔丝电阻比较的结果进行放大,用于判断熔丝是否已熔断,可自己设定烧断阈值。
  • 熔丝烧录方法、装置及电子设备-202310776139.4
  • 范芳 - 长鑫存储技术有限公司
  • 2023-06-27 - 2023-09-15 - G11C17/16
  • 本申请实施例提供一种熔丝烧录方法、装置及电子设备,针对eFuse产品烧录的应用场景,该方法包括:基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取烧录后的低位熔丝单元的熔丝状态,得到多个低位状态值;基于多个低位状态值确定低位烧录结果;若低位烧录结果指示烧录成功,则基于烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的高位熔丝单元的熔丝状态,得到多个高位状态值;基于多个高位状态值确定高位烧录结果;若高位烧录结果指示烧录成功,则烧录完成。通过多次烧录和多次读取,以及结合低位和高位的烧录结果进行烧录判断,显著提高了烧录的成功率和可靠性,提高了产品良率。
  • 一种一次性可编程存储器控制器、集成电路及程序烧写方法-201510075262.9
  • 杨维;张文荣;陆健;王成;王鹏;徐学良 - 上海晟矽微电子股份有限公司
  • 2015-02-12 - 2023-09-15 - G11C17/16
  • 本发明公开一种一次性可编程存储器控制器,包括:一解锁电路,该解锁电路接收一电平信号以及一串行数据信号,当该电平信号以及该串行数据信号满足一特定时序时,发送一解锁信号;一指令译码电路,该指令译码电路与该解锁电路连接,当该指令译码电路接收到该解锁信号时,该指令译码电路接收该串行数据信号中的指令码以及一串行时钟信号并执行译码操作;一编程电路,该编程电路与该指令译码电路连接,该编程电路根据该指令译码电路输出的一开始编程信号接收该串行数据信号以及串行时钟信号,并将该串行数据信号中的数据写入该一次性可编程存储器。本发明还公开了一种集成电路以及一次性可编程存储器程序烧写的方法。
  • 熔丝装置及其操作方法-202210567670.6
  • 姜朝畬;陈智轩 - 南亚科技股份有限公司
  • 2022-05-24 - 2023-09-12 - G11C17/16
  • 本发明提供一种熔丝装置及其操作方法。熔丝装置包括多个熔丝电路、一个广域闩锁电路以及多个局域闩锁电路。广域闩锁电路耦接至这些熔丝电路。广域闩锁电路用以在不同时间感测这些熔丝电路的刻录态,以在所述不同时间输出这些熔丝电路的熔丝信息。这些局域闩锁电路耦接至广域闩锁电路。这些局域闩锁电路的每一个在所述不同时间闩锁广域闩锁电路所输出的熔丝信息。
  • 具有冗余字线的半导体装置-202310217014.8
  • 荒井実成 - 美光科技公司
  • 2023-03-07 - 2023-09-12 - G11C17/16
  • 本申请涉及一种具有冗余字线的半导体装置。本文公开了一种设备,其包含被配置成存储第一地址的第一寄存器电路和被配置成将所述第一地址与第二地址进行比较的比较电路。所述比较电路包含第一和第二电路部分。在第一操作模式中,所述比较电路被配置成在所述第一电路部分检测到所述第一地址的第一位组与所述第二地址的第三位组匹配并且所述第二电路部分检测到所述第一地址的第二位组与所述第二地址的第四位组匹配时激活匹配信号。在第二操作模式中,所述比较电路被配置成在所述第一电路部分检测到所述第一位组与所述第三位组匹配而无论所述第二和第四位组如何时激活所述匹配信号。
  • 存储器电路及其方法-202110247150.2
  • 刘智民 - 台湾积体电路制造股份有限公司
  • 2021-03-05 - 2023-09-12 - G11C17/16
  • 一种存储器电路,包括OTP单元、NVM单元以及耦合至OTP单元、NVM单元及放大器的第一输入端子的位线。放大器被配置为基于位线上的信号产生输出电压;ADC被配置为基于输出电压产生数字输出信号;比较器包括耦合至ADC的输出端口的第一输入端口,比较器被配置为响应于数字输出信号与在第二输入端口处接收的阈值电平的比较而输出数据位。本发明的实施例还涉及存储器电路上执行读取操作的方法以及配置存储器电路的方法。
  • 具有反熔丝组的半导体存储装置及其重复编程方法-202210798525.9
  • 请求不公布姓名 - 提米芯创(上海)科技有限公司
  • 2022-07-08 - 2023-09-08 - G11C17/16
  • 本申请提供了一种具有反熔丝组的半导体存储装置及其重复编程方法。所述装置包括:多个反熔丝组,每一所述反熔丝组包括多个冗余反熔丝单元,一目标冗余反熔丝单元响应于一反熔丝组选择信号被选中;多个驱动器组,每一所述驱动器组连接至一所述反熔丝组,且所述驱动器组中的每一驱动器连接一所述冗余反熔丝单元;以及一驱动器选择模块,响应于所述反熔丝组选择信号选择与所述目标冗余反熔丝单元连接的目标驱动器,以对所述目标冗余反熔丝单元进行编程;当对所述目标冗余反熔丝单元编程失败时,选择所述目标驱动器所对应的目标驱动器组中的下一驱动器,以对所述下一驱动器所对应的冗余反熔丝单元进行编程。以实现对所述装置进行多次编程。
  • 缩短击穿程序时间的存储设备及其方法-202211562781.4
  • 请求不公布姓名 - 提米芯创(上海)科技有限公司
  • 2022-12-07 - 2023-09-08 - G11C17/16
  • 本申请提供了一种缩短击穿程序时间的存储设备及缩短存储设备击穿程序时间的方法。所述存储设备包括:具有多个存储单元的存储单元阵列;还包括:地址寄存器、控制模块及地址计数器,所述地址寄存器用于存储所述存储单元的待编程位信息;当从所述地址寄存器读取的待编程位信息为第一值时,所述控制模块根据所述地址计数器的计数值对应的地址位信息对目标存储单元执行击穿程序,并控制所述地址计数器更新计数值;当从所述地址寄存器读取的待编程位信息为第二值时,所述控制模块直接控制所述地址计数器更新计数值。上述技术方案对于从地址寄存器读取的不同待编程位信息设置了不同的执行方式,减少不必要的程序时间消耗。
  • 熔丝状态感测电路、装置和方法-201780064978.6
  • 颜燕;崔允荣;J·李 - 天工方案公司
  • 2017-08-28 - 2023-09-01 - G11C17/16
  • 熔丝状态感测电路、装置和方法。在一些实施例中,熔丝状态感测电路可包括使能块,其被配置成在基本上与施加电源电压的同时接收到使能信号时,使能由电源电压导致的熔丝电流到熔丝元件的流动。熔丝状态感测电路可进一步包括被适配成控制熔丝电流的量的电流控制块。熔丝状态感测电路可进一步包括判决块,其实施成基于熔丝电流来产生表示熔丝元件的状态的输出,所述输出在电源电压的施加的斜升部分期间产生。
  • 熔丝单元电路及模数转换器-202310754107.4
  • 胡永菲;雷郎成;詹勇;金森磊;万俊珺;廉鹏飞 - 重庆吉芯科技有限公司
  • 2023-06-25 - 2023-08-29 - G11C17/16
  • 本发明提供一种熔丝单元电路及模数转换器,所述熔丝单元电路包括熔丝、熔断模块、熔丝状态读取模块及输入输出逻辑模块;在本发明中,基于“熔丝+熔断模块+熔丝状态读取模块+输入输出逻辑模块”设计熔丝单元电路,在输入输出逻辑模块内部,将数据信号的读写通路与熔丝状态信号的输出通路相分离,电路结构简单,对应控制逻辑简单;基于数据信号的读写可进行预修调,通过预修调找到最好的修调方案之后,再进行真实修调熔断,有利于减小熔丝单元电路的应用复杂度,提高了修调的灵活性和可靠性,降低了修调成本;修调完成后,可进行熔丝状态信号的输出,便于熔丝实际状态与理想状态的对比验证,进一步提高了修调的可靠性。
  • 一种低功耗低开销EFUSE电路-202310369175.9
  • 张跃军;李洋;张勇 - 宁波大学
  • 2023-04-10 - 2023-08-08 - G11C17/16
  • 本发明公开了一种低功耗低开销EFUSE电路,包括存储模块、地址译码模块、数据译码模块、控制模块、电源管理模块、升压模块和输出模块,EFUSE电路在进入工作状态后,具有四种工作模式:休眠模式、待机模式、写数据模式和读数据模式;在休眠状态下,EFUSE电路不与外界交互,静态功耗最小;在待机模式下,EFUSE电路的地址译码模块、存储模块、输出模块和数据译码模块的输出端均输出低电平,此时EFUSE电路处于读写功能切换之间;EFUSE电路结束先从待机模式进入写数据模式,写数据模式结束后,再次进入待机模式,最后再进入读数据模式,读数据模式结束后,EFUSE电路再次进入待机模式,然后进入进入休眠模式;优点是面积较小、漏电功耗较小。
  • 反熔丝存储器-202210048500.7
  • 邱安平 - 长鑫存储技术有限公司
  • 2022-01-17 - 2023-07-25 - G11C17/16
  • 本申请提供一种反熔丝存储器,运算放大器的反向输入端与偏置电压生成模块的反馈端连接,根据反馈端电压可以获得第二输入端电压,第二输入端与运算放大器的输出端电连接,第二输入端电压作为读取电路的偏置电压;第二供电端与反馈端之间的电路等效监测端与第一供电端之间的电路,反馈端与可调电阻之间的电路等效监测端与反熔丝存储单元之间的电路,如此,偏置电压生成模块生成的偏置电压可有效为读取模块提供准确的偏置电压。读取模块接收偏置电压后,若反熔丝存储单元的击穿电阻值等于可调电阻值,监测端具有等于反转电压的临界电压;根据读取模块输出的电平信号的状态可判断监测端电压与反转电压的关系,进而判断反熔丝存储单元是否被有效击穿。
  • 抵御数据篡改和模板攻击的熔丝读取方法和控制器及芯片-202011642230.X
  • 岳高宇;艾金鹏 - 乐鑫信息科技(上海)股份有限公司
  • 2020-12-31 - 2023-07-25 - G11C17/16
  • 本发明涉及数字芯片设计领域,特别是一种抵御数据篡改和模板攻击的熔丝读取方法。在读取存储数据对应的数据块时,生成随机数据块号序列和随机字节号序列。根据当前数据块的数据类型,采用不同的读取操作,具体包括:根据随机数据块号序列读取存储数据对应的数据块;在一个数据块内,根据随机字节号序列的顺序读取字节数据。读取操作完毕后,在存储单元中得到顺序存放的存储数据。本发明还包含执行读取方法的熔丝控制器和包含熔丝控制器、熔丝和存储单元的数字芯片。本发明利用双重随机序列、随机读周期长度、数据加扰和RS纠错编码,在不增加额外数据传输导致面积负担的情况下,能够有效地抵御模板攻击,还提出熔丝数据防篡改方案。
  • 测试方法-202310586906.5
  • 覃煜 - 长鑫存储技术有限公司
  • 2023-05-19 - 2023-07-21 - G11C17/16
  • 本公开提供一种测试方法,测试方法包括:设置反熔丝模型为未熔断状态;配置反熔丝模型的熔断条件;将反熔丝模型被配置为,当反熔丝模型满足熔断条件时,将反熔丝模型的未熔断状态调整为熔断状态;其中,熔断条件包括反熔丝模型的编程电压大于或等于预设熔断电压且反熔丝模型的编程时间大于或等于预设熔断时间。在本公开中,通过使反熔丝模型在编程电压和编程时间满足熔断条件后熔断,降低了反熔丝模型与实际的反熔丝晶体管的物理特性的差异,从而提高了存储器电路仿真结果的可靠性。同时,通过在反熔丝模型满足熔断条件后,自动地调整反熔丝模型的状态,从而提高了存储器电路仿真的效率。
  • 一种低功耗的熔丝读取结构-202310463631.6
  • 孙思兵;胡明;曹智杰;马华屹 - 无锡力芯微电子股份有限公司
  • 2023-04-26 - 2023-07-18 - G11C17/16
  • 本发明涉及一种芯片电修调辅助电路,具体说是低功耗的熔丝读取结构。它包括熔丝,该熔丝的一端接电源VDD,另一端接PAD。其特点是,与PAD相连的熔丝一端通过开关接地。与PAD相连的熔丝一端与传输门一的一端相连,传输门一的另一端与反相器二的一端相连,反相器二的另一端输出FUSE_O。开关和传输门一接收REN信号,当REN信号为高电平时,传输门一和开关导通,当REN信号为低电平时,传输门一和开关关闭。反相器二与传输门一及输出FUSE_O间有环路结构,REN信号由高电平变低电平后,反相器二与环路结构形成锁环,从而锁存REN信号变低电平之前的FUSE_O的结果。该读取结构的功耗较低。解决了传统读取结构因持续功耗而导致的功耗较高的问题。
  • 一种efuse存储电路-202310233286.7
  • 赵晨阳;刘海南;李多力;王锦任;赵发展;马全刚;李博 - 中国科学院微电子研究所
  • 2023-03-06 - 2023-07-18 - G11C17/16
  • 本发明公开一种efuse存储电路,涉及集成电路技术领域。efuse存储电路包括:每一行包括至少两个存储单元的efuse存储阵列、多个位线控制单元、编程控制单元、读取控制单元和数据读出单元;其中,多个位线控制单元的个数与efuse存储阵列的行数一致,每个位线控制单元与efuse存储阵列中的每一行的所有存储单元连接;编程控制单元和读取控制单元分别与位线控制单元连接;数据读出单元分别与编程控制单元和读取控制单元连接;每一列的存储单元和对应的字线连接,多个位线控制单元均和共享位线连接;多个存储单元和多个位线控制单元共用同一个编程控制单元和读取控制单元,以在编程和读取完成后最终通过数据读出单元存储对应的数据。
  • 反熔丝装置-202210128707.5
  • 杨吴德 - 南亚科技股份有限公司
  • 2022-02-11 - 2023-07-11 - G11C17/16
  • 本发明提供一种反熔丝装置,包括反熔丝单元以及感测电路。反熔丝单元包括串接于反熔丝单元的第一端与反熔丝单元的第二端之间的第一反熔丝与第二反熔丝。感测电路耦接至反熔丝单元的第一端与第二端,用以感测反熔丝单元的刻录态。
  • 多晶硅熔丝存储电路-202310065914.5
  • 沈堃;李永凯;牛义;杨平;乔仕超;武鹏;张靖;李向全 - 南京铭芯半导体科技有限公司
  • 2023-01-18 - 2023-07-04 - G11C17/16
  • 多晶硅熔丝存储电路,本发明涉及集成电路技术。本发明包括熔丝存储单元阵列,包括读取电路和写入电路,所述熔丝存储单元阵列中,每个熔丝存储单元包括一个多晶硅熔丝电阻和一个开关管,多晶硅熔丝电阻一端连接列连接点,一端通过开关管接地,开关管的栅极连接所在行的行选择线;熔丝存储单元阵列的每一列都连接有一个读取电路,读取电路包括一个基准电阻电路和一个阻抗比较电路,阻抗比较电路的一端接基准电阻电路,另一端通过读取开关连接到熔丝存储单元阵列的列连接点。本发明的单bit单元编程电流大大减少,面积也极大的缩小。
  • 反熔丝感测装置及其操作方法-202210207641.9
  • 张志航 - 南亚科技股份有限公司
  • 2022-03-03 - 2023-06-27 - G11C17/16
  • 本发明提供一种反熔丝感测装置及其操作方法。反熔丝感测装置适于感测反熔丝的阻态。反熔丝感测装置包括电压产生电路、比较电路以及感测电路。电压产生电路用以产生随温度变化的比较电压。比较电路耦接至电压产生电路,以接收比较电压。比较电路用以比较比较电压与参考电压,以及将比较电压与参考电压的差异转换为随温度变化的偏压电压。感测电路耦接至比较电路,以接收偏压电压。感测电路用以依据偏压电压感测反熔丝的阻态。
  • 可编程控制多晶熔丝电路及包含该电路的集成电路-201610098912.6
  • 李文昌;刘征 - 中国科学院半导体研究所
  • 2016-02-23 - 2023-06-23 - G11C17/16
  • 一种可编程控制多晶熔丝电路,包括:熔丝单元,包含多晶熔丝,是能对所述多晶熔丝进行烧录的电路单元;伪熔丝单元,是不实际烧录所述多晶熔丝,但能读取所述多晶熔丝状态的电路单元;第一多路选择器,一路输入接外部编程指令端口,另一路输入连接控制选择信号,一路输出接熔丝单元,另一路输出接伪熔丝单元;第二多路选择器,一路输入为两股,分别接熔丝单元和伪熔丝单元,另一路输入接控制选择信号,输出则接输出端口。本电路较传统熔丝电路提出了硬件可模拟烧录的电路和实现方案,给实际芯片在线模拟烧录提供了可操作的具体电路,为在线排除工艺生产带来的误差进行模拟烧录,保证最终烧录能够为每颗芯片量身定做烧录方案提供了机会。
  • eFuse存储单元和eFuse系统-202210511773.0
  • 谌敏飞;罗伟绍;李建 - 杭州晶华微电子股份有限公司
  • 2022-05-12 - 2023-06-09 - G11C17/16
  • 本公开的实施例涉及用于一种eFuse存储单元和eFuse系统。该eFuse存储单元包括eFuse电阻、参考电阻、第一输入电路和锁存电路,第一输入电路被配置成如果重置信号为低电平信号,则允许第一电流流经eFuse电阻,并允许第二电流流经参考电阻,并且第一输入电路还被配置成如果重置信号为第一脉冲信号,则触发锁存电路刷新输出;锁存电路被配置成在被触发之后,取决于第一电流和第二电流之间的大小关系而将第一输出端的第一输出信号刷新并维持在高电平或低电平,并将第二输出端的第二输出信号刷新并维持在与第一输出信号相反的电平。根据该方案,能够降低硬件功耗,并简化电路结构。
  • 一次性可编程存储器的输出校正方法、设备及存储介质-202211597764.4
  • 胡杰;蔡权雄;牛昕宇 - 深圳鲲云信息科技有限公司
  • 2022-12-12 - 2023-05-16 - G11C17/16
  • 本申请涉及一种一次性可编程存储器的输出校正方法、设备及存储介质。所述方法包括:读取第一一次性可编程存储器(efuse0)和第二一次性可编程存储器(efuse1)经过输出转换模块转换后的初始内容,判断初始内容是否需要进行校正,若是,使能模块根据初始内容,分别检测出efuse0和efuse1的状态信息,使能模块根据状态信息控制efuse0和efuse1执行写操作,可以使得efuse0或efuse1输出的原始数据发生变化,发生变化的原始数据输入至输出转换模块后,输出转换模块会根据变化的原始数据重新输出变化的初始内容,从而实现对初始内容的校正,本申请可以对只能执行一次烧录操作的一次性可编程存储器,额外增加一次纠错校正的机会,只使用极少量的芯片硬件资源,可增加一次芯片寿命机会。
  • 电子熔线控制电路、半导体元件及其制备方法-202210699852.9
  • 杨吴德 - 南亚科技股份有限公司
  • 2022-06-20 - 2023-05-05 - G11C17/16
  • 本公开提供一种电子熔线控制电路、一种半导体元件和一种具有电子熔线控制电路的半导体元件的制备方法。该电子熔线控制电路包括编程电压垫、熔线器元件、锁存器、操作开关单元、电阻器选择垫和接合选项单元。熔线器元件包括与编程电压垫耦合的第一端,和第二端。操作开关单元在编程操作期间在熔线器元件的第二端和接地端之间形成电性连接,并在读取操作期间在熔线器元件的第二端和锁存器的输入端之间形成电性连接。每个接合选项单元包括电阻器和选择开关,串联在锁存器的输入端和电阻器选择垫之间。
  • 熔丝阵列电路-202310153876.9
  • 黄金荣 - 长鑫存储技术有限公司
  • 2023-02-23 - 2023-05-05 - G11C17/16
  • 本申请实施例涉及一种熔丝阵列电路,包括:列选择信号线;编程电压线组,包括偶编程电压线和奇编程电压线;至少一个第一熔丝单元,第一端与所述列选择信号线连接,第二端与所述偶编程电压线连接;至少一个第二熔丝单元,第一端与所述列选择信号线连接,第二端与所述奇编程电压线连接;其中,所述第一熔丝单元和所述第二熔丝单元一一对应,所述第一熔丝单元与对应的所述第二熔丝单元共享同一所述列选择信号线,且所述偶编程电压线和所述奇编程电压线传输的信号处于有效电平的时间不同。本申请实施例可以实现高密度的熔丝阵列电路。
  • 半导体装置-201910966323.9
  • 郑亨洙;李康湜 - 爱思开海力士有限公司
  • 2019-10-12 - 2023-04-25 - G11C17/16
  • 半导体装置包括熔丝阵列、储存电路、奇偶校验电路、熔丝数据寄存器、奇偶校验数据寄存器和错误校正电路。熔丝阵列储存有关故障地址的信息,并在启动操作期间将储存的信息输出为熔丝数据。储存电路储存熔丝数据并将储存的熔丝数据输出为储存信号。奇偶校验电路基于储存信号执行奇偶校验操作,并将奇偶校验操作的结果输出为奇偶校验信号。熔丝数据寄存器接收熔丝数据并将其储存在其中以及将所储存的数据输出为熔丝寄存器输出信号。奇偶校验数据寄存器接收奇偶校验信号并将其储存在其中以及将所储存的信息输出为奇偶校验寄存器输出信号。错误校正电路基于奇偶校验寄存器输出信号来校正熔丝寄存器输出信号的错误并将错误已校正的信号输出为修复信息。
  • 可选择熔丝组及相关方法、装置及系统-202111061997.8
  • C·G·维杜威特;J·S·雷赫迈耶;S·A·艾克迈尔 - 美光科技公司
  • 2021-09-10 - 2023-04-18 - G11C17/16
  • 本发明公开可选择熔丝组及相关方法、装置及系统。一种装置可包含数个存储器存储体及数个锁存器组,其中每一锁存器组与存储器存储体相关联。所述装置还可包含包括数个熔丝的熔丝阵列。所述装置可进一步包含经配置以从所述数个熔丝中的第一组熔丝读取数据且将来自所述第一组熔丝的数据广播到所述数个锁存器组中的第一锁存器组的电路系统。此外,响应于与所述第一组熔丝相关联的修复结果是第一状态,所述电路系统可经配置以读取第二组熔丝且将所述第二组熔丝广播到所述第一锁存器组。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top