[发明专利]一种基于硼氮原子链的负微分电阻原子尺度纳米器件在审

专利信息
申请号: 201510654878.1 申请日: 2015-10-12
公开(公告)号: CN105355651A 公开(公告)日: 2016-02-24
发明(设计)人: 安义鹏;张梦君;刘海瑞;刘志勇;王天兴;付召明;焦照勇 申请(专利权)人: 河南师范大学
主分类号: H01L29/20 分类号: H01L29/20;H01L29/86;B82Y30/00;B82Y40/00
代理公司: 新乡市平原专利有限责任公司 41107 代理人: 路宽
地址: 453007 河*** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种基于硼氮原子链的负微分电阻纳米器件,由左电极、右电极及左电极和右电极之间的硼氮原子链构成,其中左电极和右电极分别为锯齿型硼氮石墨烯纳米条带,硼氮原子链根据硼原子和氮原子个数不同分为以下三类BnNn+1、BnNn-1和BnNn,硼氮原子链中硼原子与氮原子交替连接并且该硼氮原子链的两端分别连接左电极和右电极。本发明通过调控硼氮原子链中硼氮原子个数来实现不同的电子输运性质,得到不同的负微分电阻行为,可作为负微分电阻原子尺度纳米器件的候选材料。
搜索关键词: 一种 基于 原子 微分 电阻 尺度 纳米 器件
【主权项】:
一种基于硼氮原子链的负微分电阻原子尺度纳米器件,其特征在于由左电极、右电极及左电极和右电极之间的硼氮原子链构成,其中左电极和右电极分别为锯齿型硼氮石墨烯纳米条带,硼氮原子链根据硼原子和氮原子个数不同分为以下三类BnNn+1、BnNn‑1和BnNn,硼氮原子链中硼原子与氮原子交替连接并且该硼氮原子链的两端分别连接左电极和右电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于河南师范大学,未经河南师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510654878.1/,转载请声明来源钻瓜专利网。

同类专利
  • 制造高质量和高均匀性III族氮化物外延结构的方法-201910421365.4
  • 倪贤锋;范谦;何伟 - 苏州汉骅半导体有限公司
  • 2019-05-28 - 2019-09-10 - H01L29/20
  • 本发明涉及一种在HEMT器件内制造高结晶质量和高均匀度AlN层的方法,包括:将基板的温度升高到超高的生长温度;在超高生长温度下在衬底上以脉冲形式提供Al源和N源,其中超高生长温度至少为1300℃;其中,在所述脉冲的每个周期中的第一预定时间段,当N源关闭时,Al源被接通。本申请所提出的在HEMT器件内制造高结晶质量和高均匀度AlN层的方法,可用于显着改善高质量III族氮化物基HEMT器件中的AlN层均匀性和晶体质量,从而显着改善DC和RF性能以及器件可靠性。
  • 半导体器件及其形成方法-201910122162.5
  • 菅原健太;野濑幸则 - 住友电气工业株式会社;住友电工光电子器件创新株式会社
  • 2019-02-19 - 2019-08-27 - H01L29/20
  • 本发明披露了一种半导体器件以及形成该半导体器件的方法。高电子迁移率晶体管(HEMT)类型的半导体器件具有位于半导体层上的双层SiN膜,其中第一SiN膜通过低压化学气相沉积(LPCVD)技术形成,而第二SiN膜通过等离子体辅助CVD(p‑CVD)技术形成。另外,栅极具有双金属布置方式,其中一种金属包含镍(Ni)作为肖特基金属,另一种金属不含Ni且覆盖前一种金属。本发明的特征在于:所述第一金属与半导体层接触,但与第二SiN膜分离。
  • 具有集成型钳位二极管的横向高电子迁移率的晶体管-201780074842.3
  • 弗拉基米尔·奥德诺博柳多夫;奥兹古·阿克塔斯 - 克罗米斯有限公司
  • 2017-12-05 - 2019-07-19 - H01L29/20
  • 一种形成半导体器件的方法,包括:提供工程化衬底,形成耦合至所述工程化衬底的氮化镓层,通过在所述氮化镓层的前表面上形成氮化铝镓阻挡层来形成耦合至所述氮化镓层的沟道区,在所述沟道区的中心部分中形成耦合至所述氮化铝镓阻挡层的栅极电介质层;形成耦合至所述栅极电介质层的栅极接触;在所述沟道区的第一端处形成源极接触;在所述沟道区的第二端处形成通孔,利用导电材料填充所述通孔;形成耦合至所述通孔的漏极接触,移除所述工程化衬底,以暴露所述外延氮化镓层的后表面,并且在所述外延氮化镓层的后表面上形成漏极焊盘。
  • 一种绝缘栅型压电场效应晶体管-201910231785.6
  • 张岩;胡琴琴 - 电子科技大学
  • 2019-03-26 - 2019-06-21 - H01L29/20
  • 本发明公开了一种绝缘栅型压电场效应晶体管,包括半导体衬底和依次设置在半导体衬底上的绝缘体层和栅极,半导体衬底上设有漏区和源区,源区和漏区的掺杂类型相同且与半导体衬底的掺杂类型相反,半导体衬底为压电半导体,源区和漏区的掺杂浓度均为重掺杂。相对与现有场效应晶体管,本发明中的压电场效应晶体管的开关特性更好,同时可以通过在压电场效应晶体管中施加应变来控制输出电流,本发明中压电场效应晶体管与现有技术相比能产生更大的导通电流,产生压电场效应晶体管器通过探测施加应力后器件各参数的变化从而实现探测应力。
  • 一种硅衬底上的III族氮化物层-201910055992.0
  • 顾伟 - 江西兆驰半导体有限公司
  • 2019-01-22 - 2019-06-14 - H01L29/20
  • 本发明公开了一种硅衬底上的III族氮化物层,包括硅衬底,以及依次位于硅衬底上的III族氮化物缓冲层、III族氮化物底层和III族氮化物功能层;其中:所述III族氮化物底层包括有中间层和基底层,所述中间层的组分为BxAlyGa1‑x‑yN,其中0.05≤x≤1,0≤y≤1,0≤x+y≤1,所述基底层的组分为AlzGa1‑zN,其中0≤z≤1。本发明的优点在于:和传统在硅衬底上生长III族氮化物层时使用的AlGaN中间层相比,由于B‑N键比Al‑N键具有更大的键强和更强的断裂韧性,可以在生长过程中累积更多的压缩应力,从而可以实现更大临界断裂厚度的III族氮化物层,进而提升了III族氮化物半导体器件的性能。
  • 基于金刚石的镓面极性氮化镓器件制造方法-201810659192.5
  • 倪贤锋;范谦;何伟 - 苏州汉骅半导体有限公司
  • 2018-06-26 - 2019-05-10 - H01L29/20
  • 本发明提供一种基于金刚石的镓面极性氮化镓器件制造方法,包括:在衬底上依次生长氮化镓层、介质层和金刚石层以形成晶体结构;倒置所述晶体结构,并去除所述衬底;在所述氮化镓层上依次生长沟道层和势垒层。本发明所提供的基于金刚石的镓面极性氮化镓器件及其制造方法,无需衬底也无需采用载体晶圆,不仅降低了制造工艺的难度,而且提高了器件的性能,有利于基于金刚石的镓面极性氮化镓器件的产业化。
  • 一种具有高低栅及多凹槽的氮化镓调制掺杂场效应晶体管-201811284888.0
  • 晋超超;朱天成;侯俊马;王晓璐 - 天津津航计算技术研究所
  • 2018-10-31 - 2019-03-08 - H01L29/20
  • 本发明公开了一种具有高低栅及多凹槽的氮化镓调制掺杂场效应晶体管,属于场效应晶体管技术领域,其结构自下而上分别为蓝宝石衬底、氮化铝成核层、氮化镓沟道层、铝镓氮势垒层。在源极区域和漏极区域的上表面分别具有源电极和漏电极。在铝镓氮势垒层上方中部靠近源极处具有栅电极,栅电极中部为高栅,高栅两侧为左低栅和右低栅。在氮化镓沟道层与铝镓氮势垒层的界面形成异质结沟道,沟道处形成二维电子气。在氮化镓沟道层上表面,左低栅和右低栅的正下方具有凹陷形成的第一凹槽和第二凹槽。使调制掺杂场效应晶体管具有下述效果:①获得较大的电流密度;②削弱电流崩塌效应;③提高栅电极的控制能力;④提高器件的击穿电压。
  • 半导体装置的制造方法和半导体装置-201810867296.5
  • 冈本康宏 - 瑞萨电子株式会社
  • 2018-08-02 - 2019-02-26 - H01L29/20
  • 本公开涉及半导体装置的制造方法和半导体装置。在根据本发明的半导体装置的制造方法中,顺序地层叠包括第一氮化物半导体层的缓冲层、包括第二氮化物半导体层的沟道层和包括第三氮化物半导体层的阻挡层,并在其之上进一步层叠第四氮化物半导体层。然后,在第四氮化物半导体层的第一区域之上形成栅极绝缘膜和栅极电极的层叠体,并且在第四氮化物半导体层和层叠体之上形成氮化硅膜。通过以这种方式使栅极电极的两侧的第四氮化物半导体层与氮化硅膜接触,能够降低抑制2DEG的功能,并且在形成第四氮化物半导体层之后消除的2DEG可以被恢复。即使在去除氮化硅膜后,抑制2DEG的功能的降低也得以保持。
  • 一种高耐压高导通性能P型栅极常关型HEMT器件-201820916109.3
  • 刘扬;陈佳;李柳暗 - 中山大学
  • 2018-06-13 - 2019-01-22 - H01L29/20
  • 本实用新型涉及半导体的技术领域,更具体地,涉及一种高耐压高导通性能P型栅极常关型HEMT器件。一种高耐压高导通性能P型栅极常关型HEMT器件,其中,由下往上依次包括衬底,应力缓冲层,GaN外延层,AlGaN外延层,两端形成源极和漏极,低温合成无刻蚀损伤的栅极区域P型氧化物材料层、与漏极相连的P型氧化物材料层以及栅漏之间的场限环。该氧化物可作为栅极耗尽沟道电子实现常关型工作、与漏极相连的部分可以在关态时降低反向漏电流并在高场下注入空穴提升导通电阻稳定性。栅极金属与漏极金属之间的P型氧化物可以形成场限环结构,有利于栅漏间电场的均衡分布,提升耐压能力。本实用新型工艺简单且与传统CMOS工艺兼容,能够有效提高器件耐压以及导通电阻稳定性。
  • 一种高耐压高导通性能P型栅极常关型HEMT器件及其制备方法-201810609679.2
  • 刘扬;陈佳;李柳暗 - 中山大学
  • 2018-06-13 - 2018-11-13 - H01L29/20
  • 本发明涉及半导体的技术领域,更具体地,涉及一种高耐压高导通性能P型栅极常关型HEMT器件及其制备方法。一种高耐压高导通性能P型栅极常关型HEMT器件,其中,由下往上依次包括衬底,应力缓冲层,GaN外延层,AlGaN外延层,两端形成源极和漏极,低温合成无刻蚀损伤的栅极区域P型氧化物材料层、与漏极相连的P型氧化物材料层以及栅漏之间的场限环。该氧化物可作为栅极耗尽沟道电子实现常关型工作、与漏极相连的部分可以在关态时降低反向漏电流并在高场下注入空穴提升导通电阻稳定性。栅极金属与漏极金属之间的P型氧化物可以形成场限环结构,有利于栅漏间电场的均衡分布,提升耐压能力。本发明工艺简单且与传统CMOS工艺兼容,能够有效提高器件耐压以及导通电阻稳定性。
  • 高阻III族氮化物半导体外延结构及其制备方法-201711371959.6
  • 李晋闽;谭晓宇;姬小利;马平;李喜林;魏同波 - 中国科学院半导体研究所
  • 2017-12-18 - 2018-06-01 - H01L29/20
  • 本公开提供了一种高阻III族氮化物半导体外延结构及其制备方法。其外延结构包括衬底和高阻III族氮化物外延层。本公开通过同时掺入Mg元素和C元素的方法实现III族氮化物层的高阻特性,以较低浓度的Mg补偿大部分的n型背景载流子,同时以较低浓度的C补偿剩余的n型背景载流子或中和过补偿的p型载流子,从而获得高晶体质量的高阻III族氮化物外延层。本公开的高阻III族氮化物半导体外延结构在降低杂质掺入浓度、提高氮化物晶体质量的同时,降低了外延材料的漏电流、提高了外延材料的击穿电压。
  • 外延Ⅲ族氮化物中的掺杂阻挡层-201680035248.9
  • B·D·舒尔茨;A·托拉比;E·M·詹贝斯;S·列扎;W·E·霍克 - 雷声公司
  • 2016-05-31 - 2018-02-27 - H01L29/20
  • 一种半导体结构具有直接接触的Ⅲ‑N族缓冲层(16)和Ⅲ‑N族阻挡层(18),以在Ⅲ‑Ⅴ族缓冲层与所述Ⅲ‑N族阻挡层之间形成结(20),从而产生二维电子气(2DEG)沟道,Ⅲ‑N族阻挡层具有变化的掺杂剂浓度。Ⅲ‑N族阻挡层的最接近于结的下部区域(18a)没有有意引入的掺杂剂,并且位于下部区域上方的区域(18b)具有有意引入的掺杂剂,所述掺杂剂具有的掺杂浓度大于每cm31×1017的原子数。
  • 一种晶圆背孔光刻胶填充方法-201710942896.9
  • 王珺楠 - 成都海威华芯科技有限公司
  • 2017-10-11 - 2018-02-23 - H01L29/20
  • 本发明涉及半导体制造技术领域,具体涉及一种晶圆背孔光刻胶填充方法,包括以下步骤S1、采用真空加热的方式去除晶圆背孔中的水汽;S2、步骤S1结束后1min内,在晶圆背面旋涂CP值为1~50的光刻胶;S3、对晶圆进行第一次预烘烤,使得第一次旋涂的光刻胶固化;S4、在固化的光刻胶上旋涂CP值为1600~1800的光刻胶;S5、对晶圆进行第二次预烘烤,使得第二次旋涂的光刻胶固化,从而完成背孔的填充。本发明先旋涂CP值低的光刻胶,其高解析度和高流动性使其能均匀的平铺在晶圆表面,保证对背孔侧壁和背孔底部的镀金进行覆盖保护;再旋涂CP值高的光刻胶,其低解析度和低流动性使其能攀附在晶圆表面,保证对背孔附近镀金进行覆盖保护,提高了晶圆的成品率和可靠性。
  • 氮化镓基低漏电流固支梁场效应晶体管传输门及制备方法-201510379589.5
  • 廖小平;王凯悦 - 东南大学
  • 2015-07-01 - 2018-02-06 - H01L29/20
  • 本发明是一种GaN基低漏电流固支梁MESFET传输门及制备方法,该传输门由固支梁N型MESFET和固支梁P型MESFET构成。该传输门的MESFET的制作在半绝缘GaN衬底上,其栅极上方设计了固支梁结构。固支梁下方设计了电极板。固支梁的下拉电压设计为等于型MESFET的阈值电压的绝对值。当在固支梁与电极板间的电压小于阈值电压的绝对值时,固支梁是悬浮在栅极的上方,此时栅极处是断路的,MESFET始终工作在截止状态,而只有在固支梁与电极板间的电压达到或大于阈值电压的绝对值时,固支梁才会被下拉到贴在栅极上,栅极与固支梁短接,此时若输入端与输出端的电平值不同,则MESFET工作在导通状态。本发明减小了栅极漏电流,有效地降低了功耗。
  • 一种半绝缘GaN薄膜及其制备方法-201610496530.9
  • 陈振 - 江西省昌大光电科技有限公司
  • 2016-06-29 - 2018-01-05 - H01L29/20
  • 本发明提供了一种半绝缘GaN薄膜及其制备方法,其中,在该半绝缘GaN薄膜中从下至上依次包括衬底、缓冲层、GaN模板层以及GaN薄膜层,其中,所述GaN薄膜层为掺杂有碳和铁的半绝缘GaN薄膜层。该半绝缘GaN薄膜品质高、纯度高,杂质的记忆效应小,绝缘性能好,能有效的减少器件的漏电流。
  • 半绝缘GaN薄膜及高电子迁移率晶体管外延结构-201610497006.3
  • 周名兵;陈振 - 江西省昌大光电科技有限公司
  • 2016-06-29 - 2018-01-05 - H01L29/20
  • 本发明提供一种半绝缘GaN薄膜及高电子迁移率晶体管外延结构,其中,该半绝缘GaN薄膜为碳和铁掺杂的半绝缘GaN薄膜层,其中,碳的掺杂浓度范围为1×1016cm‑3~1×1020cm‑3;铁的掺杂浓度范围为1×1016cm‑3~1×1020cm‑3。本发明操作方法简单、成本低、工作效率高,通过该方法制备的半绝缘GaN品质高、纯度高,对杂质的记忆效应小,绝缘性能好,并能有效的减少漏电流。
  • 具有掺杂的外延结构的III族氮化物半导体器件-201710408363.2
  • 万建伟;S·坎南;P·基姆;S·尼尔森;朴成恩;M·通加雷 - 英飞凌科技美国公司
  • 2017-06-02 - 2017-12-12 - H01L29/20
  • 公开了具有掺杂的外延结构的III族氮化物半导体器件。一种化合物半导体器件包括掺杂有碳和/或铁的第一III族氮化物缓冲层、在第一III族氮化物缓冲层上方并且掺杂有碳和/或铁的第二III族氮化物缓冲层、在第二III族氮化物缓冲层上方的第一III族氮化物器件层、以及在第一III族氮化物器件层上方并且具有不同于第一III族氮化物器件层的带隙的第二III族氮化物器件层。二维电荷载气沿着第一和第二III族氮化物器件层之间的界面产生。第一III族氮化物缓冲层具有大于第二III族氮化物缓冲层的碳和/或铁的平均掺杂浓度。第二III族氮化物缓冲层具有相当于或大于第一III族氮化物器件层的碳和/或铁的平均掺杂浓度。描述了一种制造化合物半导体器件的方法。
  • 高K/AlN/低In组分InGaAs的MOS电容制备方法-201710453427.0
  • 刘琛;吕红亮;杨彤;张玉明;张义门 - 西安电子科技大学
  • 2017-06-15 - 2017-10-13 - H01L29/20
  • 本发明公开了一种高K/AlN/低In组分InGaAs的MOS电容制备方法,主要解决现有同类器件界面态密度高的问题,其自下而上包括欧姆接触金属、衬底、GaAs缓冲层、InGaAs沟道层、AlN钝化层、高K氧化层和金属栅电极。其中InGaAs沟道层掺杂浓度为1×1017/cm3,厚度为15‑30nm,用于提供有效载流子;AlN钝化层厚度为1‑5nm,用于改善高K/InGaAs界面缺陷;高K氧化层使用Al2O3或TiO2氧化物,其厚度为5‑10nm,用于提高击穿场强,减小栅极漏电。本发明降低了器件的界面态密度,提高了器件的电学特性,可用于硅基互补金属氧化物半导体器件的制作。
  • 含有氮镓铝和氮镓铟的缓存层的半导体器件-201621439525.6
  • 金荣善;李东键;骆薇薇;孙在亨 - 英诺赛科(珠海)科技有限公司
  • 2016-12-26 - 2017-09-22 - H01L29/20
  • 本实用新型涉及一种含有氮镓铝和氮镓铟的缓存层的半导体器件。该半导体器件包括衬底、设在该衬底上部的籽晶层、设在该籽晶层的上部的包括氮镓铝层和氮镓铟层的缓冲层以及设在该缓存层上部的Ⅲ族氮化物外延层。本实用新型通过设置包括氮镓铝层和氮镓铟层的缓冲层,有效缓解Ⅲ族氮化物外延层与衬底之间的晶格失配和热失配,而且因为在缓冲层中层叠设置氮镓铟层,使缓冲层中生长的氮镓铝层处于压应变状态,抑制了氮镓铝层随着厚度增加产生的较多的位错缺陷和较大的内应力,进而可以得到高质量的Ⅲ族氮化物外延层。
  • GaN芯片及其制作方法-201710267549.0
  • 何宏波;徐静 - 四川北斗卫星导航平台有限公司
  • 2017-04-21 - 2017-09-05 - H01L29/20
  • 本发明公开了一种GaN芯片及其制作方法。GaN芯片包括硅衬底、SiN或AlN成核层、掺杂GaN缓冲层、AlN或GaN隔离层、GaN/InGaN/AlN/GaN双异质结和氧化铝栅介质;GaN/InGaN/AlN/GaN双异质结由下至上,依次设置未掺杂GaN缓冲层、AlN势垒层、InGaN势垒层和GaN帽层;SiN或AlN成核层设置在硅衬底的上面,掺杂GaN缓冲层设置在SiN或AlN成核层的上面,AlN或GaN隔离层设置在掺杂GaN缓冲层的上面,氧化铝栅介质设置在GaN帽层的上面。本发明改善了GaN基晶体管的性能,提高了GaN芯片的工作可靠性,应用于可穿戴设备导航芯片,提升了导航精度。
  • 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法-201611221303.1
  • 金荣善;李东键;骆薇薇;孙在亨 - 英诺赛科(珠海)科技有限公司
  • 2016-12-26 - 2017-05-31 - H01L29/20
  • 本发明涉及一种含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法。该半导体器件包括衬底、设在该衬底上部的籽晶层、设在该籽晶层的上部的包括氮镓铝层和氮镓铟层的缓冲层以及设在该缓存层上部的Ⅲ族氮化物外延层。本发明通过设置包括氮镓铝层和氮镓铟层的缓冲层,有效缓解Ⅲ族氮化物外延层与衬底之间的晶格失配和热失配,而且因为在缓冲层中层叠设置氮镓铟层,使缓冲层中生长的氮镓铝层处于压应变状态,抑制了氮镓铝层随着厚度增加产生的较多的位错缺陷和较大的内应力,进而可以得到高质量的Ⅲ族氮化物外延层。
  • 一种选择区域外延生长界面改善结构-201620765231.6
  • 刘扬;李柳暗;杨帆 - 中山大学
  • 2016-07-20 - 2017-04-26 - H01L29/20
  • 本实用新型涉及半导体外延工艺的技术领域,更具体地,涉及一种选择区域外延生长界面改善结构。一种选择区域外延生长界面改善结构,其中,包括衬底、在衬底上生长应力缓冲层、在应力缓冲层上生长GaN缓冲层、在GaN缓冲层上沉积一层SiO2作为掩膜层;在未被掩蔽的区域沉积低气压生长的GaN插入层,在低气压生长的GaN插入层上沉积常规生长的GaN沟道层;在GaN沟道层上沉积AlGaN势垒层。与传统选择区域外延相比的有益效果是由于GaN插入层提高受主C杂质浓度,隔绝选区外延层中导电通道。此外,由于在低生长气压时横向生长速度大于大于纵向生长速度,能获得相对更低的位错密度及更平整的材料表面,进而提高GaN沟道层和AlGaN势垒层的晶体质量。从而改善选择区域外延的界面问题并提高器件性能。
  • 一种背势垒高电子迁移率晶体管以及制备方法-201611017880.9
  • 唐武;张竹君 - 电子科技大学
  • 2016-11-15 - 2017-03-29 - H01L29/20
  • 本发明公开了一种背势垒高电子迁移率晶体管,包括形成于底层的衬底;外延生长于衬底上的AlXGa1‑XN缓冲层,其中0<x≤0.15;外延生长于AlXGa1‑XN缓冲层上的GaN沟道层;沉积在GaN沟道层上的Al0.3Ga0.7N势垒层;沉积在势垒层上的氮化硅层;氮化硅层刻蚀栅极、源极和漏极。本发明通过优化AlxGa1‑xN缓冲层中Al组分的比例,使得缓冲层的导带高度提高,势阱被抬高;在缓冲层的背景载流子浓度降低的情况下,可以改善器件的夹断特性;同时势垒高度的增大也抑制了沟道中的电子向缓冲层的注入,从而减小器件的泄漏电流,2DEG被限制在沟道层内,提高了栅极对2DEG的控制能力。因此本发明提高了缓冲层的导带高度并提高二维电子气的局限性,改善击穿电压,进而提高了晶体管器件抗击穿电压性能。
  • 含高阻寄生导电层的硅基III族氮化物薄膜及生长方法-201310578349.9
  • 倪金玉;李忠辉;陈堂胜 - 中国电子科技集团公司第五十五研究所
  • 2013-11-19 - 2017-02-22 - H01L29/20
  • 本发明是硅基III族氮化物薄膜高阻寄生导电层及生长方法,其结构包含硅衬底和硅基III族氮化物薄膜,其中硅基III族氮化物薄膜包含氮化铝成核层、过渡层和氮化镓层,其中氮化铝成核层位于硅衬底和过渡层之间。生长方法1)采用111面单晶硅为衬底;2)在氢气气氛下采用低的温度对硅衬底进行10分钟的退火处理;3)采用低的温度生长氮化铝成核层;4)在氮化铝成核层上生长过渡层和氮化镓层。优点可降低III族金属原子的扩散系数,减小扩散进入硅衬底的III族金属原子的剂量,寄生导电层具有差的导电性。由此研制的微波功率器件,漏电和微波能量损失小,可获得良好的击穿性能、功率输出性能、信号增益和工作效率。
  • 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底-201510038542.2
  • 罗睿宏;梁智文;张国义 - 东莞市中镓半导体科技有限公司
  • 2015-01-26 - 2016-08-24 - H01L29/20
  • 本发明公开一种降低氮化镓基电子器件外延应力的离子注入改善型衬底。所述离子注入改善型衬底,利用离子注入技术对常规的氮化镓异质外延衬底进行选择性地注入离子,致使注入离子后的衬底材料在热膨胀系数、杨氏模量、晶格常数、晶体结构等方面发生一定的变化,使得异质衬底材料的物理性能参数与氮化镓材料的性能参数相匹配,以适应氮化镓电子器件在异质衬底上外延生长,降低异质衬底上氮化镓基电子器件的外延生长应力,从而改善并提高氮化镓材料的生长质量及器件的整体性能。离子注入改善型衬底,对降低氮化镓基电子器件外延应力有明显的改善作用,对提升电子器件整体性能有重要作用,所以在电子器件应用方面具有潜在的实用化和商业化的价值。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top