[发明专利]一种同步纠错流水线控制结构及其方法

摘要

本发明一种同步纠错流水线控制结构及方法。其结构包括寄存器文件存储体和对应的校验元存储体，连接寄存器文件存储体和对应的校验元存储体输出端的逻辑运算单元，对应从寄存器文件存储体中读出的两个操作数的两个EDAC译码部件，连接在EDAC译码部件输出端的回写控制单元，根据写数据生成校验元的EDAC编码部件；EDAC译码部件包括用于检测对应源操作数是否发生了错误的检错部件，根据检错部件的结果进行纠正的纠错部件；回写控制单元根据纠错部件输出对应操作数的错误指示，纠正后的操作数和纠正后的校验元，以及逻辑运算单元输出的运算结果进行编码和输出，输出端连接寄存器文件存储体写入数据，并连接根据写数据生成校验元，写入校验元存储体的EDAC编码部件。

主权项

一种同步纠错流水线控制结构，其特征在于，包括寄存器文件存储体和对应的校验元存储体，同时连接寄存器文件存储体和对应的校验元存储体输出端的逻辑运算单元，分别对应从寄存器文件存储体中读出的两个操作数的两个EDAC译码部件，连接在EDAC译码部件输出端的回写控制单元，以及根据写数据生成校验元的EDAC编码部件；EDAC译码部件包括用于检测对应源操作数是否发生了错误的检错部件，和根据检错部件的结果进行纠正的纠错部件；回写控制单元根据纠错部件输出对应操作数的错误指示，纠正后的操作数和纠正后的校验元，以及逻辑运算单元输出的运算结果进行编码和输出，输出端连接至寄存器文件存储体写入数据，并连接EDAC编码部件；EDAC编码部件根据写数据生成校验元，写入校验元存储体；回写控制单元包括依次级联的第一回写选择器和第二回写选择器；第一回写选择器的输入端分别连接运算结果和一个操作数对应纠正后的操作数，控制端连接该源操作数对应的回写操作数控制信号；第二回写选择器的输入端分别连接第一回写选择器的输出端和另一个操作数对应纠正后的操作数，控制端连接该源操作数对应的回写操作数控制信号。