[发明专利]一种基于FPGA的时间数字变换器

摘要

本发明公开了一种基于FPGA芯片的TDC，其包括一个脉冲信号发生器、多抽头的信号延迟链、触发器阵列、连接网络、信号变化沿寻找和编码电路、时间戳输出电路。脉冲信号发生器在被测信号的触发下产生一个下降沿并馈入到信号延迟链。触发器阵列在系统时钟的控制下对延迟链各抽头状态进行锁存，并传递给连接网络。连接网络根据事先测量到的延迟链各延迟单元延迟宽度的分布对锁存后的各抽头进行重排序和抽取，将抽头的状态传递给信号变化沿寻找和编码电路。本发明能够最大限度地消除延迟链上的0延迟单元和非线性误差的影响，减少抽头状态温度计码中的“冒泡”现象，使测量精度、测量死时间和资源占用量这三个方面的性能指标达到合理平衡，从而能够实现高性能的TDC测量系统。

主权项

一种基于FPGA的时间数字变换器，包括粗时钟计数器、脉冲信号发生器、信号延迟链、触发器阵列、连接网络、信号变化沿寻找和编码电路，以及时间戳输出电路，其中所述粗时钟计数器由系统时钟信号驱动，用于产生被测信号的粗时间戳；所述脉冲信号发生器用于是在被测信号的触发下产生一个具有变化沿的脉冲并馈入到所述信号延迟链中进行传输；所述信号延迟链用于对被测信号进行延时传输，由多个延迟单元组成，且每个延迟单元的前端具有抽头；所述触发器阵列用于对信号延迟链的各抽头状态进行锁存，并将锁存的抽头状态按照所述抽头的自然排序传递给所述连接网络；所述连接网络用于将接收到的抽头状态按照预先设定的连接关系进行变换，再传递给所述信号变化沿寻找和编码电路；所述信号变化沿寻找和编码电路用于寻找被锁存的在所述信号延迟链中传输的脉冲的变化沿，并根据所述变化沿的位置生成表示细时间戳的二进制码；所述时间戳输出电路用于根据信号变化沿寻找和编码电路输出的二进制码细时间戳和粗时钟计数器输出的粗时间戳一起换算成被测信号的到来时间戳并将其输出；所述连接网络将接收到的抽头状态按照预先设定的连接关系进行的变换包括：将所述信号延迟链的各抽头进行重排序，确定一种将所述触发器阵列连接到所述信号变化沿寻找和编码电路的连接关系。