[发明专利]将过孔与密集间距金属互连层的顶和底自对准的结构和方法有效
| 申请号： | 201480083615.3 | 申请日： | 2014-12-24 |
| 公开（公告）号： | CN107112277B | 公开（公告）日： | 2021-03-12 |
| 发明（设计）人： | R·E·申克尔;M·昌德霍克;R·L·布里斯托尔;M·J·科布林斯基;K·林 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/60 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈松涛;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例包括具有与互连线自对准的顶上过孔和贯穿过孔的互连结构，以及形成这种结构的方法。在实施例中，在层间电介质(ILD)中形成互连结构。可以在ILD中形成一个或多个第一互连线。互连结构还可以包括ILD中的以与第一互连线交替的图案布置的一个或多个第二互连线。第一和第二互连线中的每一个的顶表面可以凹陷到ILD的顶表面下方。互连结构可以包括形成在第一互连线中的一个或多个或第二互连线中的一个或多个之上的自对准顶上过孔。在实施例中，自对准顶上过孔的顶表面与ILD的顶表面基本上共面。 | ||
| 搜索关键词： | 密集 间距 金属 互连 对准 结构 方法 | ||
【主权项】：
一种互连结构，包括：层间电介质(ILD)；所述ILD中的一个或多个第一互连线，其中，每个所述第一互连线的顶表面凹陷到所述ILD的顶表面之下；所述ILD中的以与所述第一互连线交替的图案布置的一个或多个第二互连线，其中，每个所述第二互连线的顶表面凹陷到所述ILD的顶表面之下；以及所述第一互连线中的一个或多个之上或者所述第二互连线中的一个或多个之上的自对准顶上过孔，其中，所述自对准顶上过孔包括与所述ILD的顶表面基本上共面的顶表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480083615.3/，转载请声明来源钻瓜专利网。
- 上一篇：瓷砖（9FMB2006‑2‑8）
- 下一篇：拔罐器（1）
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
