[发明专利]数据驱动电路在审

专利信息
申请号: 201410838474.3 申请日: 2014-12-29
公开(公告)号: CN104917509A 公开(公告)日: 2015-09-16
发明(设计)人: 李贤培 申请(专利权)人: 爱思开海力士有限公司
主分类号: H03K19/00 分类号: H03K19/00
代理公司: 北京路浩知识产权代理有限公司 11002 代理人: 谢顺星;张晶
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种数据驱动电路,该数据驱动电路包括:均衡器,其当时钟处于第一电平时将输入数据作为输出信号传送,并且当时钟处于第二电平时,均衡输出信号;驱动器,其响应于输入数据驱动输出数据;以及补偿器,其响应于输出信号驱动输出数据。
搜索关键词: 数据 驱动 电路
【主权项】:
一种数据驱动电路,包括:均衡器,其适于当时钟处于第一电平时将输入数据和反相的输入数据作为输出信号和反相的输出信号传送,并且当所述时钟处于第二电平时,均衡所述输出信号;驱动器,其适于响应于所述输入数据和所述反相的输入数据驱动输出数据和反相的输出数据;以及补偿器,其适于响应于所述输出信号和所述反相的输出信号驱动所述输出数据和所述反相的输出数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410838474.3/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体装置及半导体装置的驱动方法-201880015043.3
  • 松崎隆德 - 株式会社半导体能源研究所
  • 2018-02-20 - 2019-10-18 - H03K19/00
  • 提供一种在高精度地生成稳定的负电位的同时实现低功耗的半导体装置。包括电压转换电路、比较器、逻辑电路、晶体管及电容器。电压转换电路具有输出对应于逻辑电路所输出的时钟信号转换被输入的第一信号的电压的信号作为第二信号的功能。比较器具有根据电源门控信号控制电源电压的供应或停止的功能。晶体管具有在该晶体管处于非导通状态的期间在电容器中保持比较器的输出电压的功能。逻辑电路具有在停止对比较器的电源电压的期间,根据保持在电容器中的电压切换时钟信号的供应或停止的功能。
  • 一种具有数据保持功能的触发器-201910566069.3
  • 焦海龙;张占亮 - 北京大学深圳研究生院
  • 2019-06-27 - 2019-09-27 - H03K19/00
  • 本申请公开了一种具有数据保持功能的触发器,通过触发器的主锁存器在睡眠模式下根据内部时钟信号维持所锁存的信号,实现了不需外加保持存储单元就可在睡眠模式下维持所锁存的信号。由于将主锁存器中的交叉耦合反相器保持接通在电源和地之间,数据能够在睡眠模式下得到可靠的保持。一方面使得无需额外的数据保持电路就可实现触发器的数据保持功能;另一方面使得用于数据保持的触发器不需要额外的控制信号来实现睡眠模式下数据的保持。还由于数据保持在触发器的主锁存器中,从而消除了传统的数据保持触发器输出节点浮空的问题。
  • 高速芯片间通信用多电平驱动电路-201910422654.6
  • 罗杰·乌尔里奇 - 康杜实验室公司
  • 2015-06-24 - 2019-09-03 - H03K19/00
  • 本发明涉及高速芯片间通信用多电平驱动电路。信号发生器包括:并行设置的多个驱动器分片,响应于发送时钟信号在线路上产生信号,该信号的信号电平由数字驱动器输入决定,每个驱动器分片具有数字驱动器输入和驱动器分片输出,且包括多个具有第一端和第二端的电阻性元件,每个电阻性元件的第一端连接于驱动器分片输出,还包括与电阻性元件的第二端连接的电压切换电路,其设置为将电阻性元件的第二端选择性地连接至一组恒电压节点中的相应恒电压节点,电压切换电路由数字驱动器输入控制;公共输出节点,将多个驱动器分片的驱动器分片输出连接至线路;以及相位补偿器,通过对发送时钟信号进行相位调节对线路上产生的信号进行信号传播偏斜的预补偿。
  • 逻辑控制电路-201810325378.7
  • 丁兆明 - 日月光半导体制造股份有限公司
  • 2018-04-12 - 2019-08-16 - H03K19/00
  • 本公开涉及一种逻辑电路控制电路,其包含第一反相器及限压器。所述第一反相器连接到第一输入电压。所述第一反相器包含第一晶体管,所述第一晶体管具有第一端及第二端。所述第一晶体管的所述第二端连接到接地。所述限压器包含第二晶体管。所述第二晶体管具有连接到接地的栅极、连接到所述第一晶体管的所述第一端的源极和连接到第二输入电压的漏极。
  • 电路结构、电路板和超算设备-201822141905.7
  • 李文彬;范靖 - 北京比特大陆科技有限公司
  • 2018-12-19 - 2019-07-23 - H03K19/00
  • 本申请提供一种电路结构、电路板和超算设备,其中,该电路结构包括:至少两级运算电路单元,相邻的运算电路单元连接,每一个运算电路单元与用于输出待计算参数的输出单元连接,运算电路单元为应用于BLAKE算法的电路上的最小单元;电路结构上的各运算电路单元的加法器与异或门之间设置有时序逻辑元件,和/或,电路结构上的加法器的输入端上设置有时序逻辑元件。进而可以通过上述电路结构实现BLAKE算法;并且,将加法运算和异或运算通过时序逻辑元件进行隔离,和/或,通过时序逻辑元件可以去除输入到加法器中的信号的毛刺;从而,可以降低电路结构中的计时频率,可以防止计时频率的传播,降低整个电路结构的动态功耗。
  • 一种实现忆感器特性的模拟电路-201510908273.0
  • 王光义;靳培培;王晋 - 杭州电子科技大学
  • 2015-12-10 - 2019-06-25 - H03K19/00
  • 本发明公开了一种实现忆感器特性的模拟电路,该电路包括忆感器等效电路和磁通量产生电路,磁通量产生电路由集成运算放大器U1构成作为忆感器等效电路的输入,集成运算放大器U1用于实现第一积分器和反向放大器;忆感器等效电路包括集成运算放大器U1和乘法器U2,集成运算放大器U1用于实现第二积分器和加法器;反向放大器和第二积分器与乘法器相连,实现信号的相乘,并将输出作用于加法器得到最终的忆感器电流量。该模拟电路只含有1个集成运算放大器芯片和1个乘法器,结构简单,在目前及未来无法获得实际忆感器件的情况下,可代替实际忆感器实现与忆感器相关的电路设计、实验以及应用,对忆感器的特性和应用研究具有重要的实际意义。
  • 输入接收器电路和半导体存储器-201821864198.8
  • 田凯 - 长鑫存储技术有限公司
  • 2018-11-13 - 2019-06-18 - H03K19/00
  • 本实用新型提供一种输入接收器电路和半导体存储器。输入接收器电路包括检测单元,模式控制单元,双端差分单元和单端CMOS单元。检测单元用于获取芯片的工作频率;模式控制单元与检测单元连接,用于根据检测单元获取的工作频率控制输入接收器进入双端差分输入模式和单端CMOS输入模式中的一种;双端差分单元和单端CMOS单元均与模式控制单元连接,差分输入单元用于在双端差分输入模式下处理高速的数据传输;单端CMOS单元用于在单端CMOS输入模式下处理低速的数据传输。本实用新型在重度应用时,选择高速处理数据模式,提高数据处理速度,在轻度应用下,选择处理低速的数据传输,减少电路功耗,从而达到数据处理速度与功耗的最优化。
  • 一种基于跳变检错结构的时序错误检测单元-201710656309.X
  • 贺雅娟;杨家兴;张子骥;张岱南;邢彦;衣溪琳;张波 - 电子科技大学
  • 2017-08-03 - 2019-06-04 - H03K19/00
  • 一种基于跳变检错结构的时序错误检测单元,涉及集成电路技术领域。包括时序检测部分和数据采样部分,其中时序检测部分只用8个MOS晶体管就能实现时序错误检测,结构简单,面积开销小;且数据采样部分采用了电平有效的锁存器,所以不会受亚稳态的影响;另外本发明将时序错误检测部分与数据采样部分分开,两部分独立工作互不影响,提高了电路的稳定性。本发明应用于流水线技术时,结合全局时钟暂停纠错技术,即使在同一周期出现多个时序错误,也只需要一个额外的周期就能纠错,能够大幅度降低流水线电路的功耗。
  • 电平移位器电路-201821395453.9
  • A·A·亚历山德罗;I·B·米拉贝拉 - 意法半导体股份有限公司
  • 2018-08-28 - 2019-06-04 - H03K19/00
  • 一种电平移位器电路,其操作为移位以第一组电源电压为参考的输入信号,以生成以第二组电源电压为参考的输出信号。来自电平移位器电路的输出信号被锁存器电路锁存。逻辑门具有被配置为接收输入信号的第一输入、被配置为接收反馈信号的第二输入以及被耦合到电平移位电路的输入的输出。反馈电路具有被配置为接收输出信号的第一输入、被配置为接收输入信号的第二输入以及被配置为生成反馈信号的输出。反馈电路操作为感测在不存在输入信号的切换时发生的输出信号的不受控制的切换事件,以及响应于此而施加反馈信号以取消不受控制的切换事件。
  • 驱动电路及接脚输出顺序编排方法-201510861376.6
  • 罗新台;林政男;洪绍评 - 瑞鼎科技股份有限公司
  • 2015-12-01 - 2019-05-17 - H03K19/00
  • 本发明公开一种驱动电路及接脚输出顺序编排方法。驱动电路包含(M*N)个接脚及编排模块。(M*N)个接脚中的第一接脚~第N接脚、第(N+1)接脚~第2N接脚、…、第[(M‑1)*N+1]接脚~第(M*N)接脚分别沿第一方向以特定距离间隔排列为第一排接脚~第M排接脚,致使第一排接脚~第M排接脚之间沿第二方向以交错或对齐方式彼此间隔排列。M与N均为大于1的正整数。编排模块根据驱动电路的不同应用模式相对应地编排(M*N)个接脚的接脚输出顺序。
  • 一种具有多状态检测功能的电路-201821422266.5
  • 吴大好 - 深圳市科利通电子有限公司
  • 2018-08-31 - 2019-04-26 - H03K19/00
  • 本实用新型公开了一种具有多状态检测功能的电路,它涉及芯片管脚状态检测技术领域;片外状态切换电路包括状态切换开关和状态切换电阻,用于供用户选择不同输入状态;所述片内状态检测电路包括状态识别电路、状态锁存电路和控制时钟产生电路;所述状态检测电路用于将不同电阻分压产生的模拟电压转换成数字电压,所述状态锁存电路将状态识别电路得到的数字电压值通过状态更新时钟的边沿触发更新至锁存器;本实用新型的管脚状态为数字管脚,因此无需在芯片内部增加ADC和参考电压产生电路;将每个数字管脚的状态从两个扩展到三个,在不增加控制管脚的前提下,可以增加芯片控制状态。
  • 一种基于电流监测的时序错误监控系统-201610482976.6
  • 单伟伟;商新超 - 东南大学
  • 2016-06-27 - 2019-04-19 - H03K19/00
  • 本发明公开了一种基于电流监测的时序错误监控系统,包括监控单元模块,动态或逻辑模块和时钟门控模块。监控单元模块由锁存器和跳变沿检测单元组成,跳变沿检测单元基于电流监测的原理,采用9个MOS管,实现了宽电压下时序错误监控的功能,本发明可以有效地对片上电路进行原地监控,利用监控单元模块替换监控路径末端的触发器,采用时钟门控的方法解决电路的时序紧张。基于电流监测的时序错误监控系统实现简单,硬件开销小,有效减少了在线监控带来的额外的面积和功耗代价。
  • 具有自适应终端阻抗的高速驱动器-201780053640.0
  • S·S·穆赫德尤索夫;A·K·斯里瓦斯塔瓦;L·H·邱;C·B·蒂尔 - 英特尔公司
  • 2017-08-09 - 2019-04-16 - H03K19/00
  • 提供了一种设备,包括:数据采样器,所述数据采样器耦合至驱动器的输出,其中,所述数据采样器用于对数据进行采样并且将所述数据与第一阈值电压和第二阈值电压进行比较,并且其中,所述数据采样器用于根据对所述数据与所述第一阈值电压和所述第二阈值电压的比较来生成上拉指示符或下拉指示符;以及耦合至所述数据采样器的逻辑,其中,所述逻辑用于接收所述上拉指示符或所述下拉指示符,并且用于根据所述上拉指示符或所述下拉指示符而增加或减少所述驱动器的已经DC补偿的阻抗支路的数量。
  • 用于促成数据反演以限制瞬时电流转变和信号转变两者的设备和方法-201480063987.X
  • T·M·霍利斯 - 高通股份有限公司
  • 2014-11-10 - 2019-04-16 - H03K19/00
  • 电子设备被适配成促成用于同时限制瞬时电流转变和信号转变两者的数据编码。根据一个示例,一电子设备可对要在数据总线上传送的一群数据比特执行第一编码方案。该第一编码方案可基于该群数据比特内对于每个数据通道而言的转变数目来执行。还可对该群数据比特执行第二编码方案。该第二编码方案可基于该群数据比特内对于每个数据通道而言显现预定状态(例如,一或零)的数据比特的数目来执行。在对该群数据比特执行了这两个编码方案之后,经编码数据比特可在该数据总线的相应各个数据通道上被传送。还包括了其他方面、实施例、和特征。
  • 半导体装置-201510782793.1
  • 石井将人 - 株式会社半导体能源研究所
  • 2010-11-24 - 2019-03-19 - H03K19/00
  • 本发明涉及半导体装置。本发明的目的是提供不需要锁存电路来将数据保持于反相器电路的输出的低功率的半导体装置。在该半导体装置中,第一反相器电路的输入通过第一晶体管的源极和漏极与输入端子连接。第二反相器电路的输入通过第二晶体管的源极和漏极与第一反相器电路的输出连接。第二反相器的输出与输出端子连接。反相时钟信号和时钟信号被分别输入第一晶体管和第二晶体管的栅极。第一和第二晶体管具有极低的断态电流,这允许装置的输出电位即使在输入变化时也保持不变。
  • 电路结构、电路板和超算设备-201811556850.4
  • 李文彬;范靖 - 北京比特大陆科技有限公司
  • 2018-12-19 - 2019-03-15 - H03K19/00
  • 本申请提供一种电路结构、电路板和超算设备,其中,该电路结构包括:至少两级运算电路单元,相邻的运算电路单元连接,每一个运算电路单元与用于输出待计算参数的输出单元连接,运算电路单元为应用于BLAKE算法的电路上的最小单元;电路结构上的各运算电路单元的加法器与异或门之间设置有时序逻辑元件,和/或,电路结构上的加法器的输入端上设置有时序逻辑元件。进而可以通过上述电路结构实现BLAKE算法;并且,将加法运算和异或运算通过时序逻辑元件进行隔离,和/或,通过时序逻辑元件可以去除输入到加法器中的信号的毛刺;从而,可以降低电路结构中的计时频率,可以防止计时频率的传播,降低整个电路结构的动态功耗。
  • 采用具有无线充电的绝热逻辑电路的电子装置-201780046317.0
  • 蒲宇;G·萨姆森 - 高通股份有限公司
  • 2017-07-12 - 2019-03-15 - H03K19/00
  • 公开了采用具有无线充电的绝热逻辑电路的电子装置。在一个方面中,提供一种电子装置。所述电子装置包含采用交流电AC耦合器电路的功率电路,所述耦合器电路经配置以接收无线AC信号并且基于所述无线AC信号产生有线AC信号。所述功率电路包含经配置以基于由所述AC耦合器电路产生的所述有线AC信号提供AC功率信号的功率输出。所述AC功率信号是基于所述AC耦合器电路的所述无线充电能力产生的。所述电子装置采用包含电耦合到绝热逻辑电路的功率轨的数字逻辑系统。所述AC功率信号被提供到所述功率轨以向所述绝热逻辑电路提供功率。为所述绝热逻辑电路无线地充电与常规的非无线充电电路相比消耗较少功率。
  • 电路校正方法以及电路校正系统-201410787619.1
  • 黄翔伟;陈永宏;刘汉麒 - 原相科技股份有限公司
  • 2014-12-17 - 2019-02-12 - H03K19/00
  • 本发明公开了一种电路校正方法,使用在一模拟控制讯号产生电路上,其包含复数个模拟控制讯号产生单元,且会依据不同的数字句柄相对应的启动模拟控制讯号产生单元来产生不同的模拟控制讯号,此电路校正方法包含:(a)计算模拟控制讯号中,那一个模拟控制讯号的实际值与其理想值会有较大的差异;(b)调整步骤(a)所计算出的该模拟控制讯号相对应的数字句柄或是邻近一阶的数字句柄所启动的模拟控制讯号产生单元的数量;以及(c)依据步骤(b)调整后的ACS产生单元的数量,来产生模拟控制讯号给目标电路。本发明还公开了一种与之对应的电路校正系统。本发明可以有效降低模拟控制讯号的讯号漂移,避免讯号漂移超出可容许的范围。
  • 半导体器件及其操作方法-201510016297.5
  • 贾东润 - 爱思开海力士有限公司
  • 2015-01-13 - 2019-02-01 - H03K19/00
  • 一种半导体器件包括设置成彼此分开的第一电路和第二电路。第一电路可以包括:计数单元,适于产生计数码,计数码的每个比特循环地变化,其中,计数码包括以预设频率触发的采样信号的触发次数,表示采样信号在第一电路和第二电路之间的单个往返的距离;以及脉冲发生单元,适于根据表示距离的计数码来产生测量脉冲,其中,脉冲发生单元根据距离来确定测量信号的脉冲宽度。
  • 脉冲信号输出电路和移位寄存器-201510558152.8
  • 丰高耕平 - 株式会社半导体能源研究所
  • 2011-02-03 - 2019-01-22 - H03K19/00
  • 本发明的一个目的是提供能够稳定操作的脉冲信号输出电路以及包括脉冲信号输出电路的移位寄存器。在脉冲信号输出电路的一个实施例中,晶体管具有连接到具有形成脉冲信号输出电路的输出端子的源极端子或漏极端子的另一个晶体管的栅电极的源极端子或漏极端子,晶体管的沟道长度比另一个晶体管的沟道长度要长。由此,修改另一个晶体管的栅电位的泄漏电流量能够降低,并且能够防止脉冲信号输出电路的故障。
  • 一种高压逻辑电路-201710558157.X
  • 陈晓璐;张赛 - 北京兆易创新科技股份有限公司
  • 2017-07-10 - 2019-01-18 - H03K19/00
  • 本发明提供一种高压逻辑电路,包括:高压预充模块,高压预充模块与高压电源相连,当高压预充模块工作时,高压预充模块的输出端电压预充至高压电源的电压;高压隔离模块,高压隔离模块与高压预充模块的输出端相连,高压隔离模块接收高压电源的电压,当高压隔离模块工作时,高压隔离模块输出预设低压;低压逻辑模块,低压逻辑模块的电源端与高压隔离模块的输出端相连,低压逻辑模块用于接收低压数据信号,并对低压数据信号进行逻辑处理;求值模块,求值模块与低压逻辑模块相连,当求值模块工作时,求值模块对低压逻辑模块逻辑处理后的结果进行求值。本发明可以有效减少高压MOS管的使用,和减小高压信号的负载电容。
  • 一种改善SSLC电平转换电路负偏压温度不稳定性的恢复电路-201610154912.3
  • 刘世安 - 苏州芯宽电子科技有限公司
  • 2016-03-18 - 2019-01-15 - H03K19/00
  • 本发明是一种改善SSLC电平转换电路负偏压温度不稳定性的恢复电路,该电路包括SSLC电平转换电路和NBTI效应恢复单元,所述SSLC电平转换电路包括PMOS晶体管MP1、MP2、MP3和NMOS晶体管MN1、MN2、MN3,所述NBTI效应恢复单元包括PMOS晶体管P1和P2、NMOS晶体管N1、反相器iv和恢复使能控制端EN,所述P1和P2的源极连接高电平端VDDH,所述P1的栅极连接至反相器iv的输出端,所述P2的栅极连接恢复使能控制端EN,P1的漏极连接至MP1的源级,P2的漏极连接至MP1的栅极,所述N1的漏极连接至反相器iv的输出端,N1的漏极连接至MP1的源级,N1的源极连接至低电平端VS。本发明能有效抑制PMOS管阈值电压的负向漂移和漏电流,提高了电平转换电路的性能与可靠性,改善了静态功耗。
  • 一种浮地磁控忆阻模拟器-201811071837.X
  • 王将;徐犇;居朱涛;包伯成;储开斌 - 常州大学
  • 2018-09-14 - 2019-01-11 - H03K19/00
  • 本发明公开了一种浮地磁控忆阻模拟器,电路包括运算放大器U1、电流传输器U2、乘法器U3、电流传输器U4、电流传输器U5以及电阻R1、R2、R3、R4和电容C1。其中电阻R2、R3和运放U1相连构成减法运算电路;电流传输器U2与R4电阻以及电容C1构成了积分运算电路;乘法器U3用来实现乘法运算。两个电流传输器U4与U5相连,实现电流的镜像。本发明利用模拟电路实现了一种浮地磁控忆阻的功能,通过U4与U5实现电流镜,解决了输入输出电流不相等的问题,其结构简单,精确度高,误差小,易于实现;所设计的磁控忆阻模拟器具有斜体“8”字紧磁滞回线特性,与理论上的忆阻模型特性相吻合。
  • 在传送缓冲器电路处提供电荷共享的系统和方法-201780023176.0
  • L·R·彼得森;T·C·布莱恩;S·西兰纳斯 - 高通股份有限公司
  • 2017-03-17 - 2018-12-21 - H03K19/00
  • 一种电路(100)包括:与第一晶体管堆栈(M0)处于通信的数据输入(data);第一电容器(C1),其具有第一电容并且经由第一晶体管堆栈中的第一晶体管(M0)与电源(Vdd)处于通信,其中第一晶体管被配置成响应于数据输入接收到对应于第一种二进制值的信号(data=0)而对第一电容器充电;耦合在第一晶体管堆栈和具有第二电容(C2)的传输线之间的数据输出节点(Dout);并且其中第一电容器耦合在数据输出节点和第一晶体管堆栈中的第二晶体管之间,进一步其中第二晶体管(M1)被配置成响应于数据输入接收到对应于第二种二进制值的信号(data=1)而使第一电容器放电到数据输出节点。
  • 一种减少CMOS反向器短路电流的方法-201810299699.4
  • 程旭;王传政;喻明艳;韩晓磊 - 北京北大众志微系统科技有限责任公司
  • 2018-04-04 - 2018-12-18 - H03K19/00
  • 本发明属于CMOS数字电路领域,应用于CPU,SRAM,ASIC等电路的设计,具体涉及一种减少CMOS反向器短路电流的方法,所述方法是在反向器的衬底端施加源‑衬偏置电压,改变PMOS管和NMOS管的阈值电压,从而减少反相器状态翻转瞬间的短路电流,进而降低无效功耗。相比于现有技术,本发明通过在反向器的衬底端施加偏置电压来改变PMOS管和NMOS管的阈值电压,从而达到减小短路电流的目的,且多个反向器可共用一套阈值电压调制电路,面积和功耗较现有技术都有很大优势。
  • 状态保持电源门控单元-201210551411.0
  • 刘毅峰;陈哲;章沙雁;周建 - 恩智浦美国有限公司
  • 2012-10-26 - 2018-12-11 - H03K19/00
  • 一种状态保持电源门控SRPG单元包括具有输入和输出的输入控制电路,该输入控制电路的输入耦接至输入信号。该输入控制电路包括被配置为第一反相器传输门的多个晶体管。该多个晶体管还串联连接由电源门控信号控制的至少一个晶体管。第一锁存器具有输入和输出,该第一锁存器的输入耦接至该输入控制电路的输出。传输门具有耦接至该第一锁存器的输出的输入和作为SRPG单元的输出的输出。第二锁存器具有耦接至该传输门的输出的输入和也作为SRPG单元的输出的输出。第二反相器传输门具有耦接至该第二锁存器的输出的输入。
  • 信号解析电路及信号解析方法-201410781165.7
  • 涂维辰;黄羿铭;蔡明廷;洪祥睿 - 华硕电脑股份有限公司
  • 2014-12-16 - 2018-12-07 - H03K19/00
  • 本发明公开了一种信号解析电路及信号解析方法。信号解析电路包括峰值检测器、减法放大单元以及比较单元。峰值检测器,用以撷取第一电压信号的峰值,以产生第二电压信号。减法放大单元用以根据第二电压信号产生比较电压信号,并用以放大第二电压信号以及比较电压信号的电压值之间的差距,以产生第三电压信号。第三电压信号的峰对峰值大于第二电压信号的峰对峰值。比较单元用以比较第三电压信号以及比较电压信号的电压值,以产生输出电压信号。藉此,可实现一种信号解析电路。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top