[发明专利]一种SD数据读取/写入出错处理方法及SD主机、SD设备在审

专利信息
申请号: 201410584283.9 申请日: 2014-10-27
公开(公告)号: CN105630711A 公开(公告)日: 2016-06-01
发明(设计)人: 曾旭 申请(专利权)人: 苏州澜起微电子科技有限公司
主分类号: G06F13/16 分类号: G06F13/16
代理公司: 上海光华专利事务所 31219 代理人: 余明伟
地址: 215123 江苏省苏州市苏州*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种SD数据读取/写入错误处理方法及SD主机、SD设备,所述SD数据读取错误处理方法包括:SD主机从SD设备读取数据块;检测所述数据块是否存在CRC错误,并将所述检测结果信息发送给所述SD设备;所述SD设备接收检测结果信息;当确定所述数据块存在CRC错误时,所述SD设备与所述SD主机自动重新读取所述数据块。本发明的技术方案能够在SD主机(SecureDigitalHost)和SD设备(SecureDigitalDevice)之间建立数据传输出错时的自动重传机制,将大大提高数据的传输效率,并且完全不违反现有的SD官方协议,并且可以兼容市面上其他SD主机和设备。
搜索关键词: 一种 sd 数据 读取 写入 出错 处理 方法 主机 设备
【主权项】:
一种SD数据读取错误处理方法,其特征在于,所述SD数据读取错误处理方法包括: SD主机从SD设备读取数据块; 检测所述数据块是否存在CRC错误,并将所述检测结果信息发送给所述SD设备; 所述SD设备接收检测结果信息; 当确定所述数据块存在CRC错误时,所述SD设备与所述SD主机自动重新读取所述数据块。 
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州澜起微电子科技有限公司,未经苏州澜起微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410584283.9/,转载请声明来源钻瓜专利网。

同类专利
  • 数据传输方法及装置-201710087230.X
  • 刘霄霄 - 北京腾凌科技有限公司
  • 2017-02-17 - 2019-11-12 - G06F13/16
  • 本申请提供一种数据传输方法及装置,方法包括:DMA控制器接收PCIE设备发送的数据传输请求;根据数据传输请求携带的第二存储空间的基地址从存储器中获取第三存储空间的基地址;根据第三存储空间的基地址和数据传输请求携带的读写标识向所述存储器中的第三存储空间读或者写数据。本申请不经过CPU的直接控制,即可通过DMA控制器实现PCIE设备与存储器的数据传输,将CPU解放出来以用于进行其它处理,进而提高了数据传输效率。此外,PCIE设备与存储器之间是通过携带有可DMA的第二存储空间的基地址的数据传输请求实现的数据传输过程,并不涉及PCIE总线地址与存储空间内存地址的映射转换,因此可进一步提高数据传输效率。
  • 一种基于CAPI接口的内存扩展装置与方法-201710854796.0
  • 江涛;卢飞 - 山东英特力数据技术有限公司
  • 2017-09-20 - 2019-11-12 - G06F13/16
  • 本发明公开了一种基于CAPI接口的内存扩展装置,包括PSL单元、Ex‑Cache控制器、SRAM存储器、DDR存储器、DMA引擎、Flash控制器、Flash写缓冲存储器、Flash芯片阵列部件;其内存扩展方法包括连接到PowerBus总线方法、Flash存储空间映射到CAPI接口空间的方法、数据访问的方法;本发明所述装置设有DMA引擎、与数据分开存储的cache的tag、以flash page大小设计的cacheline、减少flash芯片擦写次数的写回策略,还可以扩展IB类型接口实现内存模块扩展,提高了使用寿命且适用多种应用场景中。
  • 信号控制电路-201910338197.2
  • 本岛大地;冈部基彦 - 株式会社东芝;东芝基础设施系统株式会社
  • 2019-04-25 - 2019-11-08 - G06F13/16
  • 防止由于向跟踪存储器区域以及公共存储器区域的数据保存的竞合从而高速串行总线I/F电路收发串行数据的总线转送功能劣化。实施方式的信号控制电路具备:高速串行总线I/F电路,通过高速串行总线通信从外部装置接收串行数据,并将串行数据变换为并行数据;数据变换电路,将并行数据中的一方变换为用于向外部存储器保存的公共数据;跟踪电路,将并行数据中的另一方变换为用于向外部存储器保存的跟踪数据;存储器调停电路,对于外部存储器的公共存储器区域保存公共数据,对于外部存储器的与公共存储器区域不同的跟踪存储器区域保存跟踪数据,在从外部输入了空的情况下,不进行跟踪数据向跟踪存储器区域的保存。
  • 半导体器件和包括半导体器件的半导体系统-201410222005.9
  • 高福林 - 爱思开海力士有限公司
  • 2014-05-23 - 2019-11-08 - G06F13/16
  • 一种半导体器件可以包括:第一内部命令发生器,适于响应于外部控制信号而在将外部命令信号译码之后产生第一内部命令信号;列控制信号发生器,适于响应于外部控制信号而在将外部命令信号译码之后产生列控制信号;以及第二内部命令发生器,适于响应于列控制信号而从第一内部命令信号中产生第二内部命令信号。还提供了相关的系统。
  • 访存命令调度方法、装置和系统-201511001603.4
  • 陈厦;王焕东;黄帅 - 龙芯中科技术有限公司
  • 2015-12-28 - 2019-11-05 - G06F13/16
  • 本发明提供一种访存命令调度方法、装置和系统。该方法包括:内存控制器接收访存设备发送的待调度访存命令,待调度访存命令中包含待调度访存命令的原始优先级,内存控制器根据调度队列中已有访存命令之间的关系、待调度访存命令与调度队列中已有访存命令之间的关系,以及待调度访存命令的原始优先级与调度队列中已有访存命令的当前优先级之间的关系,将待调度访存命令插入到调度队列中,从而,能够满足不同的访存设备的访存带宽和访存延迟,提高了计算机系统的运行稳定性,减少了计算机系统的内存总线的空闲率,增加了带宽利用率,减少了平均访存延迟。
  • 存储器系统及其存储器实体接口电路-201510242156.5
  • 余俊锜;张志伟;周格至;蔡福钦;陈世昌 - 瑞昱半导体股份有限公司
  • 2015-05-13 - 2019-10-25 - G06F13/16
  • 一种存储器系统及其存储器实体接口电路,所述存储器实体接口电路电性连接于存储器控制器以及存储器装置间。存储器实体接口电路包含:时钟产生模块及多个先进先出模块。时钟产生模块产生参考时钟信号以及多个输出相关时钟信号,其中参考时钟信号传送至存储器装置。先进先出模块根据写入相关时钟信号写入存储器控制器传送的输入信息,以及根据输出相关时钟信号其中之一读取输入信息以产生输出信号,并传送至存储器装置,以对存储器装置进行操作,其中写入相关时钟信号根据输出相关时钟信号其中之一分频产生。
  • 存储器装置环回系统及方法-201880009157.7
  • 马修·艾伦·布莱瑟;辉·付;亚伦·普雷斯顿·贝姆;乔治·爱德华·帕克斯 - 美光科技公司
  • 2018-04-04 - 2019-10-25 - G06F13/16
  • 本发明的一个实施例描述一种环回网络(24),其包含环回数据路径(25)及多个存储器装置(20)。所述多个存储器装置(20)可包含第一存储器装置(20),其经由第一分支连接器(27)耦合到所述第一环回数据路径(25)的第一干线连接器(29)。所述多个存储器装置(20)还可包含第二存储器装置(20),其经由第二分支连接器(27)耦合到所述第一环回数据路径(25)的所述第一干线连接器(29)。当用所述第一存储器装置(20)传送的数据由环回参数标定时,所述第一存储器装置(20)可将至少部分基于第一数据生成的第一环回数据信号输出到所述第一环回数据路径(25),且所述第二存储器装置(20)可阻挡来自所述第二存储器装置(20)的输出到所述第一环回数据路径(25)。
  • 控制器及包括控制器的存储器系统-201811368267.0
  • 李周映;郑会承 - 爱思开海力士有限公司
  • 2018-11-16 - 2019-10-22 - G06F13/16
  • 本公开提供了一种控制器和包括该控制器的存储器系统。控制器可以包括主机接口层、中央处理单元和缓冲存储器。主机接口可以包括由协议定义的数据结构,并且可以接收来自主机的外部请求。中央处理单元可以根据外部请求建立数据结构或响应于在内部操作期间生成的内部请求建立数据结构。缓冲存储器可以存储数据结构。
  • 存储器系统以及操作存储器控制器的方法-201811412821.0
  • 金正爱 - 爱思开海力士有限公司
  • 2018-11-23 - 2019-10-22 - G06F13/16
  • 本公开可以提供一种存储器系统以及操作存储器控制器的方法。该存储器系统可以包括存储器装置以及存储器控制器。该存储器装置可以包括多个存储器单元并将固件数据存储到存储器单元中。该存储器控制器可以控制存储器装置的操作。固件数据可以包括固件代码。存储器控制器可以基于主机类型信息运行固件代码。
  • 驱动器至驱动器存储系统、存储驱动器和存储数据的方法-201910223119.8
  • 奥斯卡·P·品托;罗伯特·瑞南 - 三星电子株式会社
  • 2019-03-22 - 2019-10-22 - G06F13/16
  • 本发明的实施例包括一种驱动器至驱动器存储系统,所述驱动器至驱动器存储系统包括:主机服务器,具有主机中央处理器及主机存储驱动器;一个或多个远程存储驱动器;以及对等链路,将所述主机存储驱动器连接到所述一个或多个远程存储驱动器。所述主机存储驱动器包括处理器及存储器,其中所述存储器上存储有指令,所述指令在由所述处理器执行时使所述处理器在所述主机中央处理器发出写入命令时将数据从所述主机存储驱动器经由所述对等链路传送到所述一个或多个远程存储驱动器。也提供一种主机存储驱动器和一种存储数据的方法。
  • 一种FPGA电路和系统-201910459457.1
  • 徐浩 - 深圳市紫光同创电子有限公司
  • 2019-05-29 - 2019-10-18 - G06F13/16
  • 本发明实施例提供的一种FPGA电路和系统,包括PHY、与PHY连接的DQS GATING电路、与DQS GATING电路连接的延迟补偿回路;PHY发送读命令至外部存储器,并同时发送GATE窗口控制信号,至DQS GATING电路;外部存储器在读操作完成时,输出DQS信号至DQS GATING电路;GATE窗口控制信号依次经过DQS GATING电路、延迟补偿回路,将经过延迟补偿回路的信号,作为目标窗口信号;延迟补偿回路包括延迟回路和补偿通路,补偿通路设置于延迟回路中任两个器件之间,且补偿通路通过不同阻抗值形成至少两种延迟的通路;DQS GATING电路用于根据目标窗口信号以及DQS信号,调整目标窗口信号相对DQS信号的位置。从而提升了延迟补偿的灵活性,也提升了FPGA DDR接口工作的稳定性。
  • 硬盘通道扩展装置-201611051839.3
  • 郑驰;梁思谦 - 大唐高鸿信安(浙江)信息科技有限公司
  • 2016-11-24 - 2019-10-18 - G06F13/16
  • 本发明公开一种硬盘通道扩展装置,包括主机总线适配器、CPLD芯片、多级级联的多路复用器/解复用器,CPU通过主机总线适配器、多级级联的多路复用器/解复用器与若干硬盘相连接,主机总线适配器的控制信号输出端与CPLD芯片的信号输入端相连接,CPLD芯片的控制信号输出端与各多路复用器/解复用器的开关控制端相连接,CPLD芯片根据主机总线适配器的硬盘编号信号,向相应硬盘对应连接的各多路复用器/解复用器发送开关信号,使得相应硬盘与主机总线适配器之间建立数据通道。本发明可根据实际需要灵活扩展若干硬盘,存储容量性能稳定、可靠,成本可控,适于推广应用。
  • 基于队列的消息交换方法及其装置-201610168927.5
  • 王祎磊;伍德斌 - 北京忆恒创源科技有限公司
  • 2016-03-23 - 2019-10-18 - G06F13/16
  • 本发明公开了一种基于队列的消息交换方法,该方法包括:命令处理方从提交队列取出第一命令,对第一命令进行处理,判定第一命令处理是否成功,如果处理成功,依据完成队列的队尾指针,用指示第一命令处理成功的信息填充精简完成队列;如果处理失败,用指示第一命令处理失败的错误信息填充完成队列,而用指示第一命令处理失败的错误信息的部分填充精简完成队列;命令发出方处理精简完成队列的队列条目,判定精简完成队列的队列条目指示的第一命令是否成功,如果判定成功,更新完成队列的队首指针;如果判定失败,基于完成队列的队首指针,从完成队列的队首取出队列条目,并更新完成队列的队首指针。
  • 基于闪存的存储设备的输入/输出虚拟化(IOV)主机控制器(HC)(IOV-HC)-201580029245.X
  • A·沙哈姆;D·拉维夫;D·泰比 - 高通股份有限公司
  • 2015-06-03 - 2019-10-18 - G06F13/16
  • 公开了基于闪存存储器的存储设备的输入/输出虚拟化(IOV)主机控制器(HC)(IOV‑HC)。在一个方面,IOV‑HC经由相应的客户端寄存器接口(CRI)耦合至输入/输出(I/O)客户端,以及还耦合至基于闪存存储器的存储设备。IOV‑HC包括传递请求列表(TRL)时隙偏移寄存器,其指示共享TRL中作为基本时隙被指派给各个CRI的时隙。IOV‑HC进一步包括TRL时隙计数寄存器,其指示共享TRL中的多少时隙指派给各个CRI。当从CRI接收定向至基于闪存存储器的存储设备的传递请求(TR)时,IOV‑HC被配置成基于对应于CRI的TRL时隙偏移寄存器和多个TRL时隙计数寄存器中的TRL时隙计数寄存器来将TR映射至共享TRL的时隙。
  • 一种数字信号处理器DSP的非易失性大容量高速数据存储装置-201910689501.8
  • 王胜国;吴霞飞;宋颖祥 - 中国电子科技集团公司第二十七研究所
  • 2019-07-29 - 2019-10-15 - G06F13/16
  • 本发明提供一种非易失性大容量高速数据存储装置,包括现场可编程逻辑器件FPGA、eMMC存储芯片、flash、SPI接口,现场可编程逻辑器件FPGA具有SRIO高速通信接口,eMMC存储芯片由高速串行接口和NAND flash组成,现场可编程逻辑器件FPGA通过高速串行接口与所述eMMC存储芯片连接,通过设置由具有SRIO高速通信接口的现场可编程逻辑器件FPGA、存储有用于对现场可编程逻辑器件FPGA进行处理数据、控制、通信的目标识别程序、由高速串行接口和NAND flash组成的eMMC存储芯片构成的非易失性大容量高速数据存储装置,使存储数据时数字信号处理器DSP的数据通过SRIO高速通信接口发送至场可编程逻辑器件FPGA,现场可编程逻辑器件FPGA再通过高速串行接口将数据发送至eMMC存储芯片,保证了传输数据的高速率。
  • 一种双口RAM的访问方法及装置-201510901041.2
  • 张豪 - 中国航空工业集团公司洛阳电光设备研究所
  • 2015-12-05 - 2019-10-15 - G06F13/16
  • 本发明涉及一种双口RAM的访问方法及装置,所述方法包括如下步骤:步骤1):当双口RAM两侧的主处理器和协处理器在同一时间间隔内发出访问相同RAM地址的命令时,进行冲突监测;步骤2):冲突监测模块产生BUSY信号,BUSY信号经过逻辑转换模块转换后,输出应答信号给迟滞处理器,使迟滞处理器的总线周期延长;所述迟滞处理器是指在主处理器和协处理器中,在同一时间间隔访问双口RAM相对滞后的处理器;本发明提供的一种带自适应节省了系统开销,响应时间短。
  • 存储器控制器及相关的控制方法-201510074643.5
  • 张雅闵 - 瑞昱半导体股份有限公司
  • 2015-02-12 - 2019-10-15 - G06F13/16
  • 本发明涉及存储器控制器及相关的控制方法。一种存储器控制器包含有一地址解码器以及一协议控制器,其中该地址解码器用于对一接收信号进行译码操作以产生多个指令信号,其中该多个指令信号包含了存取一存储器中多个区块的指令信号;以及该协议控制器用于根据目前该存储器中所开启的区块及数据页,来重新决定该多个指令信号的执行顺序,以使用该多个指令信号来存取该存储器。
  • 用于高效率存储器业务控制的动态主模式-201910151997.3
  • C·H·郑;Y·Y·翁;K·C·I·张 - 英特尔公司
  • 2019-02-28 - 2019-10-11 - G06F13/16
  • 公开了一种集成电路,所述集成电路可以包括用于与芯片外存储器器件通信的存储器控制器电路。存储器控制器可操作用于读取‑写入主模式中,所述读取‑写入主模式能够针对任何存储器业务模式进行动态调整,这样导致在不同的用户应用间改善存储器调度效率。存储器控制器可以至少包括写入命令队列、读取命令队列、仲裁器和命令调度器。命令调度器可以监测写入命令计数、读取命令计数、写入停顿计数和读取停顿计数,以确定是否对读取突发阈值设置和写入突发阈值设置进行动态调节。
  • 基于FPGA的SDRAM控制系统-201611168517.7
  • 曹捷 - 广东威创视讯科技股份有限公司
  • 2016-12-16 - 2019-10-11 - G06F13/16
  • 本发明涉及基于FPGA的SDRAM控制系统,包括RAM读写控制模块、接口转换模块以及SDRAM控制器IP模块;所述接口转换模块包括一RAM读写控制接口、一选择子模块和至少两个转换子模块,所述SDRAM控制器IP模块包括至少两个控制器IP子模块;所述至少两个控制器IP子模块互不相同,所述至少两个转换子模块分别用于实现RAM接口规范与不同类型的SDRAM控制器IP接口规范的转换,所述至少两个转换子模块与所述至少两个控制器IP子模块一一对应。本发明实现在不同厂商的FPGA中都可以方便快捷地使用SDRAM存储器,扩展了FPGA对SDRAM控制的通用性。
  • 一种流水式数字射频存储器模块-201910587637.8
  • 沙文祥;胥嘉佳 - 南京国睿安泰信科技股份有限公司
  • 2019-07-02 - 2019-09-27 - G06F13/16
  • 本发明提供了一种流水式数字射频存储器模块,其延迟控制逻辑单元根据设置的延迟时间参数,生成从SDRAM写数据FIFO写入到DDR3SDRAM的地址,以及从DDR3SDRAM读出到SDRAM读数据FIFO的地址,这两个地址的差值=延迟时间÷DDR3SDRAM读写时钟周期;并控制SDRAM控制IP核分时间片读取SDRAM写数据FIFO的数据与写入SDRAM读取数据FIFO的数据;当SDRAM写数据FIFO的“写满标记”置位时,将时间片分配给读取SDRAM写数据FIFO数据的工作;当SDRAM读数据FIFO的“读空标记”置位时,将时间片分配给写入SDRAM读数据FIFO数据的工作。
  • 一种多总线数据记录与回放装置及方法-201610697536.2
  • 张展鹏;吴松;邹卫军;王超尘;徐松;何莉君 - 南京理工大学
  • 2016-08-19 - 2019-09-27 - G06F13/16
  • 本发明公开了一种多总线数据记录与回放装置及方法,该装置分为数据记录系统和数据回放系统两部分,数据记录系统包括总线数据输入输出模块、数据处理模块、数据存储模块、电源模块及指示电路,数据回放系统包括数据记录装置和上位机。其中数据处理模块对总线数据输入输出模块采集的数据进行处理,使其符合存储协议的格式,并将数据传向下一级;数据存储模块包括存储控制器和存储器,完成记录阶段的数据存储和回放阶段的数据检索等功能。本发明支持RS485总线,CAN总线,以太网总线和FlexRay总线四种总线系统的单独数据记录或多总线同时记录,并可实现已记录数据的回放,具有成本低,开发周期短,高可靠性和高效率等优点。
  • 一种智能门的数据信息储存装置-201920528776.9
  • 顾永涛;汪精武;张艳姣;顾涵博 - 湖北东方星海科技实业有限公司;顾永涛
  • 2019-04-18 - 2019-09-27 - G06F13/16
  • 本实用新型公开了一种智能门的数据信息储存装置,包括存储装置本体和门体,所述存储装置本体的一端设置有USB插头,所述存储装置本体内部的一端设置有存储器,所述存储装置本体内部的另一端设置有天线,所述存储装置本体内部的中间位置设置有微型控制器,所述门体位于室内一侧顶端的一角设置有槽孔,所述槽孔内部的一端设置有USB接口,所述USB接口的另一端通过线缆与位于所述门体内部的电子元件连接。有益效果:在储存装置内部设置微型控制器,无需再安装单独的控制器,使用方便,可以通过将储存装置取下来或者通过无线传输的方式进行设置参数和提取历史信息,另外还具有定时删除历史数据和数据备份的功能。
  • 一种存储空间管理系统及移动终端-201410374705.X
  • 李洪庆 - 展讯通信(上海)有限公司
  • 2014-07-31 - 2019-09-24 - G06F13/16
  • 本发明公开了一种存储空间管理系统及移动终端,属于存储管理技术领域,系统包括第一存储空间;第二存储空间;通信单元,连接第二存储空间;第一转换接口,连接第一存储空间,将其模拟为第一闪存卡;第二转换接口,连接通信单元,将第二存储空间模拟为第二闪存卡;存储管理单元;第一存储空间由移动终端的部分内部存储空间形成;第二存储空间由与移动终端远程连接的一云端存储空间形成。还包括一种应用上述存储空间管理系统的移动终端。上述技术方案的有益效果是:省下TF卡座和TF存储卡,降低移动终端的制造成本;不占用PCB面积,便于移动终端的超薄化和小型化;采用云端存储的方式扩展TF存储卡的容量限制,支持更大容量的数据存储。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top