[发明专利]基于自动帧重复的1553B总线硬件定时通信测试装置及方法

摘要

基于自动帧重复的1553B总线硬件定时通信测试装置及方法，涉及通信及测试测量领域。是为了解决在多种命令数据下插入新命令数据时，现有的基于硬件定时的1553B通讯容易出现数据响应延时、数据中断及数据不完整的问题。本发明通过采用仲裁模块和不同优先级的缓存模块，并利用自动帧重复模块实现了1553B通信测试中消息间隔可变的硬件定时功能，实现了以可变间隔的1553B帧形式通信方法，并保证每一个帧内消息之间间隔可调。在没有数据更新的情况下，该方法可以在接收或发送状态下自动重复上一帧的数据内容，并实时检测是否有插入数据，若有插入数据，则优先发送插入数据，然后再发送常规数据，保证通信的实时性和可靠性。本发明适用于通信测试场合。

主权项

基于自动帧重复的1553B总线硬件定时通信测试装置，它包括上位机和接口总线；其特征在于，它还包括测试设备(1)，测试设备(1)包括自动帧重复模块(6)和FPGA模块(7)；FPGA模块(7)包括译码逻辑模块(71)、写缓存译码模块(72)、读缓存译码模块(73)、仲裁模块(74)、控制逻辑模块(75)、插入命令发送缓存模块(76)、插入命令接收缓存模块(77)、常规发送缓存模块(78)和常规接收缓存模块(79)；自动帧重复模块(6)用于实现与FPGA模块(7)中的译码逻辑模块(71)的数据总线信号的交互，还用于实现与FPGA模块(7)中的译码逻辑模块(71)的地址总线信号的交互，还用于实现与FPGA模块(7)中的控制逻辑模块(75)的控制逻辑信号的交互；译码逻辑模块(71)用于对来自仲裁模块(74)及自动帧重复模块(6)的数据进行译码，并实现与仲裁模块(74)之间的数据交互；仲裁模块(74)用于实现与插入命令发送缓存模块(76)和常规发送缓存模块(78)的数据交互，还用于将插入命令存入插入命令接收缓存模块(77)中，还用于将常规命令存入常规接收缓存模块(79)中，还用于实现与控制逻辑模块(75)的数据交互；还用于实现对所有输入仲裁模块(74)的数据进行仲裁，具体仲裁过程为：判断来自自动帧重复模块(6)的堆栈指针的帧是否结束，从而决定是否继续读取这帧数据；还用于判断堆栈指针的帧的类型，并根据帧的类型将该帧的内容写入插入命令接收缓存模块(77)或常规接收缓存模块(79)；控制逻辑模块(75)用于实现与接口总线的控制信号的交互，还用于对自动帧重复模块(6)进行复位；插入命令发送缓存模块(76)用于与写缓存译码模块(72)之间的插入数据的交互，还用于存储并发送来自写缓存译码模块(72)的插入数据；常规发送缓存模块(78)用于与写缓存译码模块(72)之间的常规数据的交互，还用于存储并发送来自写缓存译码模块(72)的数据；插入命令接收缓存模块(77)用于与读缓存译码模块(73)之间的插入数据的交互，还用于存储并发送来自仲裁模块(74)的插入数据；常规接收缓存模块(79)用于与读缓存译码模块(73)之间的常规数据的交互，还用于存储并发送来自仲裁模块(74)的常规数据；写缓存译码模块(72)用于实现与接口总线之间的数据交互，还用于接收来自接口总线的数据并将该数据存入插入命令发送缓存模块(76)或常规发送缓存模块(78)中；读缓存译码模块(73)用于实现与接口总线之间的数据交互，还用于读取插入命令接收缓存模块(77)和常规接收缓存(79)中的数据。