[发明专利]基于FPGA开发板的板间光互连网络拓扑结构性能的检测方法

摘要

本发明公开了一种基于FPGA开发板的板间光互连网络拓扑结构性能的检测方法。基于FPGA检测板间光互连的性能。FPGA构成片上的互连结构，每一片的FPGA芯片上都设有与其它板块进行信息交换的接受和发送端口，包括了数据打包模块、数据发送模块、数据接收模块、数据检测模块以及控制模块，这些模块由一个顶层模块进行连接架构，可以在不同的平台上进行模拟。本发明可以检测数据发送的时延、数据发送的误码率以及整个网络拓扑结构的数据吞吐量三项性能指标。适应性较好，可对不同的数量的互连端、不同形式的网络拓扑结构以及不同规格的光器件都能够适用。

主权项

 基于FPGA开发板的板间光互连网络拓扑结构性能的检测方法，其特征在于，该方法的步骤如下：步骤1) 对需要进行性能检测的光互连网络的拓扑结构进行硬件平台的建构，利用性能相同的N块集成有光学收发模块和功能模块的FPGA开发板与和拓扑结构相应的光器件构成待检测性能的网络拓扑结构；步骤2) 用户根据所需要测试的环境选择相应的testbench，包括控制模块中已给定供用户选择的all to all，random两种基本测试平台，控制模块的缺省设置为random，用户还能自行编写testbench进行测试；步骤3) 每一块FPGA开发板上都装有一个控制模块用于控制同一块FPGA开发板的信号收发，而只有其中一块FPGA开发板上有总控模块，负责处理各个FPGA开发板发出的数据发送请求；总控模块所处的FPGA开发板由用户所决定，应选取优先级最高的开发板作为总控模块的所处位置；用户根据所需要的测试环境确定总控模块的仲裁方案，包括各FPGA开发板的优先级顺序、开发板发送请求的应答方式；总控模块的缺省设置为无优先级的请求FIFO应答方式；步骤4) 当任意一块FPGA开发板发出的数据发送请求被总控模块应答后，该FPGA开发板的数据发送状态置为“开启”；在数据发送状态为“开启”的FPGA开发板内，数据打包模块先用任意一种伪随机码的产生方式计算出一个16bit的RAM存储地址，并用该RAM存储地址从存有既定数据的RAM中读出一段需要发送的数据流，然后将其加上包头标志、包尾标志、目标FPGA开发板地址、RAM地址、数据包发送时间点组成一个完整的数据包，并传送到数据发送模块；步骤5) 在数据发送模块内，把从数据打包模块发送过来的数据包以每个时钟周期16bits位宽的速率打包，转送给Aurora协议进行编码，由SFP接口器件进行光电转换并发送；步骤6) 由数据发送状态为“开启”的开发板发送的光信号进入目标开发板后，由光学收发模块进行光电转换，由Aurora协议进行解码，以每个时钟周期16bits位宽的速率发送到数据接收与检测模块；数据接收与检测模块将以既定的包头标志为首，包尾标志为末，重新组成数据包；步骤7) 根据重新组成的数据包中的RAM地址，读取RAM中的数据，并与重新组成的数据包中的数据流进行对比，计算出数据发送的误码率；将检测时当前的时间与重新组成的数据包中储存的数据包发送时间点相减，计算出传输时延；通过统计总控模块在单位时间内所应答的发送请求的数目，计算出整个拓扑结构的数据吞吐量；步骤8) 通过在顶层模块中添加ICON IP核和VIO IP核，将所要观察的任意信号连接到VIO IP核上；将PC机依次与每一块FPGA开发板相连接，用Xilinx公司的ChipScope软件通过调用ICON IP核来观察连接到VIO IP核上的信号进行监测并读取到在该种光互连网络拓扑结构的性能；步骤9) 用户通过调节步骤2)中设置的testbench，调节步骤3)中的仲裁方式，观察步骤8)中所读取的性能值，可测量网络在不同测试环境下的性能；通过切换到另一种待测的光互连网络的拓扑结构，重复步骤1) ~ 步骤8)，测量不同光互连网络拓扑结构的性能。