[发明专利]一种基于BIST的高速串行IO接口抖动容限测试方法和电路在审
| 申请号： | 201410122885.2 | 申请日： | 2014-03-28 |
| 公开（公告）号： | CN104954044A | 公开（公告）日： | 2015-09-30 |
| 发明（设计）人： | 冯建华;宋京京;叶红飞;闫鹏;张兴 | 申请（专利权）人： | 北京大学 |
| 主分类号： | H04B3/46 | 分类号： | H04B3/46 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100871 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于BIST(内建自测试)的高速串行IO接口抖动容限测试方法和电路。该电路主要由CDR电路模块、抖动注入模块和误码检测模组成。在高速串行IO接口接收端的CDR电路中加入抖动注入模块和误码检测模块，可实现接收端抖动容限的自测试，其中抖动注入模块包含Jitter Memory、相位内插器PI和PRBS(伪随机二进制序列)电路，用于产生包含抖动信息的测试序列；误码检测模块包括序列检测器(PRBS Checker)、XOR门和误码计数器(Error Detection)，用于检测误码并得到误码数。本发明基于BIST对接收端抖动容限进行自测试，可实现不同类型的抖动注入，如RJ(随机抖动)、PJ(周期抖动)、DCD(占空比失真)等，BIST电路实现简单，有效地缩短测试时间和降低测试成本，可应用于各种类型的高速串行IO接口电路，具有较强的实用性。 | ||
| 搜索关键词： | 一种 基于 bist 高速 串行 io 接口 抖动 容限 测试 方法 电路 | ||
【主权项】：
一种基于BIST的高速串行IO接口抖动容限测试方法和电路，其特征在于：包含三部分：设计BIST电路、为测试序列注入抖动、基于BIST实现抖动容限测试。其中BIST电路包含两个模块：1)抖动注入模块，由Jitter Memory、相位内插器PI和PRBS(伪随机二进制序列)电路组成，其中Jitter Memory用于存储抖动数据，相位内插器PI和PRBS电路为测试序列注入抖动。2)误码检测模块，由序列检测器(PRBS Checker)，XOR门和误码检测器(Error Counter)组成，检测测试序列的误码并计数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学，未经北京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410122885.2/，转载请声明来源钻瓜专利网。
- 上一篇：基于部分可测马尔科夫决策过程模型的频谱检测方法
- 下一篇：布局结构
