[发明专利]高速串行I/O链路应用中用于从低功率状态快速而稳健恢复的自适应控制环保护有效
申请号: | 201410098134.1 | 申请日: | 2014-03-17 |
公开(公告)号: | CN104050060B | 公开(公告)日: | 2017-09-15 |
发明(设计)人: | Y·何;N·R·纳古拉帕里;S·萨卡;I·赫瑞拉梅佳;R·K·利亚那格 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F11/16 | 分类号: | G06F11/16;G06F13/38 |
代理公司: | 上海专利商标事务所有限公司31100 | 代理人: | 毛力 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 描述了涉及在高速串行I/O应用中用于从低功率状态快速且稳健地恢复的自适应控制环保护。在一些实施例中,在第一代理处检测第一比特模式,该第一比特模式指示第二代理推测性地进入低功率消耗状态且一个或多个控制环被冻结。(在进入低功率消耗状态后)检测第二比特模式,该第二比特模式指示第二代理从低功率消耗状态的退出且该一个或多个控制环(例如,按指定次序)被解冻。还要求保护和/或公开了其它实施例。 | ||
搜索关键词: | 高速 串行 应用 用于 功率 状态 快速 稳健 恢复 自适应 控制 环保 | ||
【主权项】:
一种用于控制环保护的装置,包括:用于在第一代理处检测第一比特模式的逻辑单元;用于基于所述第一比特模式使得一个或多个控制环冻结的逻辑单元,其中所述第一比特模式指示第二代理推测性地进入低功率消耗状态;用于在冻结所述一个或多个控制环后并且响应于计时器的期满来确定所述第二代理是否实际上进入了所述低功率消耗状态的逻辑单元;用于检测第二比特模式的逻辑单元;以及用于基于所述第二比特模式使得所述一个或多个控制环解冻的逻辑单元,其中所述第二比特模式指示所述第二代理从所述低功率消耗状态的退出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410098134.1/,转载请声明来源钻瓜专利网。
- 上一篇:分体型摆动气缸式气动执行器
- 下一篇:一种油菜专用肥料