[发明专利]一种1-D/2-D混合架构FFT处理器

摘要

本发明公开了一种1-D/2-D混合架构FFT处理器，其特征在于：处理器采用一维FFT运算模式进行32点到8K点的任意2n点32位单精度浮点数的FFT或IFFT运算，采用二维FFT运算模式进行16K点32位单精度浮点数的FFT或IFFT运算，实现任意2n点(n=5,6…14)单精度浮点数FFT/IFFT运算。本发明FFT处理器采用一维二维混合的模式对数据进行FFT或IFFT运算，综合考虑了FFT运算速度、存储资源消耗以及灵活性，集成了一维FFT处理器运算速度快及二维FFT处理器存储资源少的优点，达到了速度和资源之间的均衡。

主权项

一种1‑D/2‑D混合架构FFT处理器，其特征在于：所述处理器包括控制器、存储系统、数据交换网络、数据传输单元及FFT运算单元；所述控制器用于控制数据传输单元和FFT运算单元；所述存储系统包括2组4*2K片上数据存储器和3组4*32临时储存器，2组4*2K片上数据存储器和3组4*32临时储存器采用简单双口RAM；所述数据交换网络包括内存储控制单元、外存储控制单元及多路选择器；所述内存储控制单元用于对2组4*2K片上数据存储器和3组4*32临时储存器进行地址分配和管理，并为FFT运算单元和数据传输单元访问5组数据存储器提供统一接口；所述外存储控制单元为数据传输单元访问2组4*2K片上数据存储器提供统一接口；所述多路选择器用于选择内存储控制单元或外存储控制单元进行访问2组4*2K片上数据存储器；所述数据传输单元用于完成2组4*2K片上数据存储器和3组4*32临时储存器之间的数据传输，实现实时行或列数据搬运，为FFT运算单元提供将要进行的行或列FFT运算操作数，并把FFT运算单元计算结果传回2组4*2K片上数据存储器中；所述FFT运算单元用于实现数据的FFT或IFFT运算。