[发明专利]一种支持LTE网络拓扑的切换系统及方法

摘要

本发明提出了一种支持LTE网络拓扑结构灵活切换的系统及方法，系统包括光模块、FPGA模块、CPU模块，利用现场可编程门阵列实现数字信号处理，其中通过CPU模块将载波重组信息和数据合并信息下发给FPGA，由FPGA负责并行对上下行数据链路单元进行处理，并且通过两个buffer的独特设置以及数据的可配置重组，完成LTE网络拓扑结构的灵活切换。本发明克服了传统方法的缺陷，其架构设计简单，方便移植，有利于提高系统的通用性及可扩展性。

主权项

一种支持LTE网络拓扑结构灵活切换的系统，其特征在于：包括光模块、FPGA模块、CPU模块、RRU模块；FPGA模块分别与CPU模块、光模块相连，RRU模块与光模块相连；光模块用于接收来自RRU的信号，或者发送下行处理数据到RRU；CPU模块用于配置寄存器到FPGA，以完成载波位置重组和上行合并数据选择；FPGA模块在下行方向将数据重组后发送给RRU，在上行方向将RRU发来的数据根据寄存器值进行合并，再经过数据重组后给后续模块进行物理层数据处理；FPGA模块包括算法处理模块、数据交换模块、IR接口模块；算法处理模块包括上行数据前端处理模块、下行数据处理模块；数据交换模块包括数据缓存模块1、数据缓存模块2、数据重组模块1、数据重组模块2、数据合并模块；下行数据处理模块、数据缓存模块1、数据重组模块1、IR接口模块依次连接；IR接口模块、数据合并模块、数据缓存模块2、数据重组模块2依次连接；算法处理模块完成上下行链路物理层算法实现；数据交换模块接收CPU的配置信息，利用配置信息对每个光口上的数据进行调整和处理；RRU完成天线数据的发送和接收；系统中，上下行两条独立的数据链路分别采用不同的流程：下行链路方向，数据处理的具体步骤如下：步骤(1)CPU负责通过配置FPGA的寄存器向其提供载波位置信息，FPGA将配置信息存储在参数配置存储器Config Ram中；步骤(2)下行基带数据经过处理按规则存放在基带数据存储器Baseband Buffer中；步骤(3)FPGA按照CPU配置的载波位置信息和数据合并信息对基带数据存储器Baseband Buffer进行重新排列，将数据存储在数据重组存储器Cpri Buffer中；步骤(4)按照IR接口协议组帧后发送数据到IR接口；上行链路方向，数据处理的具体步骤如下：步骤(1)CPU为FPGA提供载波位置信息和数据合并信息，同时FPGA将载波位置信息存储在参数配置存储器Config Ram中；步骤(2)FPGA按照CPU配置的数据合并信息对光口数据进行合并，按规则将数据存放在数据重组存储器Cpri Buffer中；步骤(3)FPGA按照CPU配置的寄存器对数据重组存储器Cpri Buffer进行重新排列，将数据存储在基带数据存储器Baseband Buffer中；步骤(4)按上行数据处理的顺序发送数据到上行数据前端处理模块；同时执行上、下行链路方向的步骤(1)至步骤(4)即实现网络拓扑结构的灵活切换。