[发明专利]金刚石半导体装置及其制造方法有效
| 申请号： | 201380042569.8 | 申请日： | 2013-08-08 |
| 公开（公告）号： | CN104541364B | 公开（公告）日： | 2018-01-26 |
| 发明（设计）人： | 加藤宙光;牧野俊晴;小仓政彦;竹内大辅;山崎聪;波多野睦子;岩崎孝之 | 申请（专利权）人： | 独立行政法人产业技术综合研究所 |
| 主分类号： | H01L21/337 | 分类号： | H01L21/337;H01L21/336;H01L21/338;H01L27/098;H01L29/12;H01L29/78;H01L29/808;H01L29/812 |
| 代理公司： | 北京纪凯知识产权代理有限公司11245 | 代理人： | 赵蓉民 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种能够大幅提高器件设计的自由度，并且能够有效制造的金刚石半导体装置及其制造方法。本发明的金刚石半导体装置具有金刚石衬底、在上述金刚石衬底的具有{001}的结晶面的衬底面上大致垂直地隆起配置的金刚石台阶部、n型的掺磷金刚石区域、金刚石绝缘区域，所述金刚石台阶部，将侧面具有{110}的结晶面的第一台阶部和侧面具有{100}的结晶面的第二台阶部形成为一体，所述掺磷金刚石区域以所述第一台阶部的所述台阶形状的底角为起点且以所述第一台阶部的侧面及所述金刚石衬底的所述衬底面为生长基面进行结晶生长而形成，所述金刚石绝缘区域以所述第二台阶部的侧面及所述金刚石衬底的所述衬底面为生长基面进行结晶生长而形成。 | ||
| 搜索关键词： | 金刚石 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种金刚石半导体装置，其特征在于，具有金刚石衬底、在所述金刚石衬底的具有{001}的结晶面的衬底面上垂直地隆起配置且由该隆起的上表面及侧面和所述衬底面形成台阶形状的金刚石台阶部、n型的掺磷金刚石区域和金刚石绝缘区域，所述金刚石台阶部，将侧面具有{110}的结晶面的第一台阶部和侧面具有{100}的结晶面的第二台阶部形成为一体，所述掺磷金刚石区域以所述第一台阶部的所述台阶形状的底角为起点且以所述第一台阶部的侧面及所述金刚石衬底的所述衬底面为生长基面进行结晶生长而形成，所述金刚石绝缘区域以所述第二台阶部的侧面及所述金刚石衬底的所述衬底面为生长基面进行结晶生长而形成，在所述金刚石台阶部形成p型杂质掺杂区域，在以所述第一台阶部为主体部分别形成于其两端部位置的两个第二台阶部中，在一个所述第二台阶部上形成源电极，在另一个所述第二台阶部上形成漏电极，分别在两个第二台阶部上形成与p型杂质掺杂区域相比高浓度地掺杂有p型杂质的金刚石构成的p+接触区域，源电极隔着一个所述p+接触区域、在一个所述第二台阶部上形成，漏电极隔着另一个所述p+接触区域、在另一个所述第二台阶部上形成，所述掺磷金刚石区域和所述金刚石绝缘区域选择性地一体形成，第一台阶部平面观察形成为细长的线状，第二台阶部以所述第一台阶部为主体部分别一体形成于其两端部位置，第二台阶部至少一部分在平面观察以所述第一台阶部的线方向为基准位于左右侧的侧面分别具有{100}的结晶面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于独立行政法人产业技术综合研究所，未经独立行政法人产业技术综合研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380042569.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种去除沟槽侧壁沉积物的方法-201610822713.5
- 何钧;赵群;唐亚超;梁瑶;王毅;蒋伟明;王鹏 - 扬州扬杰电子科技股份有限公司
- 2016-09-13 - 2019-07-16 - H01L21/337
- 本发明涉及一种去除沟槽侧壁沉积物的方法，包括：S1、在形成有金属的沟槽表面上使用方向性强的沉积工艺形成介质；S2、使用方向性弱的刻蚀工艺去除沟槽侧壁上的介质，露出侧壁上的金属；S3、使用方向性弱的刻蚀工艺去除沟槽侧壁上露出的金属；以及S4、去除沟槽顶部和底部残留的介质，露出沟槽顶部和底部的金属。
- 一种获得清洁沟槽侧壁的方法-201610822595.8
- 何钧;唐亚超;赵群;周理明;柏治国;王毅 - 扬州扬杰电子科技股份有限公司
- 2016-09-13 - 2019-07-16 - H01L21/337
- 本发明涉及一种获得清洁沟槽侧壁的方法，包括S1、使用方向性弱的沉积工艺在沟槽表面形成保护层；S2、使用方向性强的刻蚀工艺，去除沟槽顶部和底部上的保护层，沟槽侧壁上仍覆盖有保护层；S3、使用方向性强的沉积工艺在沟槽表面形成金属；以及S4、剥离保护层。
- 场效应晶体管的制备方法和场效应晶体管-201510197083.2
- 赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-04-23 - 2019-06-11 - H01L21/337
- 本发明提供了一种场效应晶体管的制备方法和场效应晶体管，其中，所述制备方法包括：在对所述第一类离子区域进行驱入处理的过程中，形成第一介质层，以完成所述结型场效应管的制备；在判定所述第一介质层的厚度处于预设厚度范围后，对待制备的分压环进行光刻处理；通过所述光刻处理过程形成的掩膜层形成第二类离子区域，以完成所述分压环的制备，从而完成所述场效应晶体管的制备。通过本发明的技术方案，在保证场效应晶体管的有源区工作正常的情况下，有效地提高了分压环的工艺稳定性和结构可靠性，进而提高了场效应晶体管的成品率。
- 一种恒流二极管结构及其形成方法-201610082486.7
- 王英杰 - 成都士兰半导体制造有限公司
- 2016-02-05 - 2018-12-11 - H01L21/337
- 本发明提供了一种恒流二极管结构及其形成方法，在N型外延层中增设P型发射区，N型源区、P型栅极区、N型外延层、N型漏区组成恒流二极管，P型衬底、N型外延层和P型发射区组成PNP三极管，由此，单位面积电流大幅提高，并且器件的温度稳定性和均匀性较好。
- 金刚石半导体装置及其制造方法-201380042569.8
- 加藤宙光;牧野俊晴;小仓政彦;竹内大辅;山崎聪;波多野睦子;岩崎孝之 - 独立行政法人产业技术综合研究所
- 2013-08-08 - 2018-01-26 - H01L21/337
- 本发明提供一种能够大幅提高器件设计的自由度，并且能够有效制造的金刚石半导体装置及其制造方法。本发明的金刚石半导体装置具有金刚石衬底、在上述金刚石衬底的具有{001}的结晶面的衬底面上大致垂直地隆起配置的金刚石台阶部、n型的掺磷金刚石区域、金刚石绝缘区域，所述金刚石台阶部，将侧面具有{110}的结晶面的第一台阶部和侧面具有{100}的结晶面的第二台阶部形成为一体，所述掺磷金刚石区域以所述第一台阶部的所述台阶形状的底角为起点且以所述第一台阶部的侧面及所述金刚石衬底的所述衬底面为生长基面进行结晶生长而形成，所述金刚石绝缘区域以所述第二台阶部的侧面及所述金刚石衬底的所述衬底面为生长基面进行结晶生长而形成。
- 导电插塞的形成方法-201310224049.0
- 张海洋;张城龙 - 中芯国际集成电路制造（上海）有限公司
- 2013-06-05 - 2017-12-29 - H01L21/337
- 一种导电插塞的形成方法，包括提供半导体衬底，所述半导体衬底上具有晶体管和覆盖所述晶体管的介质层，所述晶体管包括源漏区和栅极区；在所述介质层上形成硬掩膜层；在所述硬掩膜层中形成与所述源漏区对应的开口；以剩余的所述硬掩膜层为掩模，沿所述开口蚀刻所述介质层，直至形成暴露出所述源漏区的源漏区接触孔；在所述源漏区接触孔中填充导电材料。本发明所提供的导电插塞的形成方法中，硬掩膜层的耐蚀刻性能高，其厚度较小，以其为掩模蚀刻形成的接触孔形貌佳，最终形成的导电插塞的良率高。
- 半导体装置-201380032748.3
- 中岛昭;西泽伸一;大桥弘通 - 独立行政法人产业技术综合研究所
- 2013-06-05 - 2017-09-19 - H01L21/337
- 在用于电力转换器的宽带隙半导体装置中，存在着由于高浪涌电压而导致装置被破坏的问题点，因而需要提高击穿耐量，并认识到该问题在单极型、横向型的半导体装置中更为明显。本发明提供一种半导体装置，其构成一种在装置内部具有穿通击穿单元的半导体装置，进一步构成为穿通击穿的击穿电压低于雪崩击穿电压，因而不会引起雪崩击穿，从而防止由雪崩击穿而导致半导体装置损坏，且击穿耐量大。
- 具有解耦合电容器的非对称致密浮置栅极非易失性存储器-201380007152.8
- A·E·霍奇 - 美商新思科技有限公司
- 2013-01-17 - 2017-07-07 - H01L21/337
- 具有一个或多个有源区域的非易失性储存器(“NVM”)，该一个或多个有源区域被电容耦合到浮置栅极但是与源极和漏极二者分离。包括与源极和漏极分离的电容器允许对浮置栅极的电压的改进控制。这继而允许以比在现有的位单元中高得多的效率执行CHEI(或者IHEI)，由此减少用于向位单元提供电流的电荷泵的需要，最终减小位单元的总尺寸。位单元可以成对构建，进一步减小了每个位单元的空间要求，由此缓解了单独的电容器的空间要求。位单元也可以根据在源极、漏极和电容器处所施加的电压由CHEI(或IHEI)操作或者单独地由BTBT操作。
- 碳化硅半导体器件-201380026182.3
- 林秀树 - 住友电气工业株式会社
- 2013-04-23 - 2017-04-12 - H01L21/337
- 集电极层(19)由具有第一导电类型的碳化硅制成。开关元件(80)设置在集电极层(19)上。开关元件(80)包括用于控制具有第二导电类型的沟道(CH)的结型栅极(32)，第二导电类型不同于第一导电类型。
- 半导体器件-201480059057.7
- 印南航介;寺口信明 - 夏普株式会社
- 2014-11-05 - 2016-06-15 - H01L21/337
- 半导体器件包括常截止型的第一晶体管、常导通型的第二晶体管和常导通型的第三晶体管。上述第一晶体管与上述第二晶体管共源共栅连接，上述第三晶体管与上述第二晶体管并联连接。上述第二晶体管和上述第三晶体管各自的截止耐压比上述第一晶体管的截止耐压高，上述第三晶体管的接通时间比上述第二晶体管的接通时间短。
- 半导体装置及其制造方法-201480053831.3
- 富田英幹;兼近将一;桑原诚;上田博之 - 丰田自动车株式会社
- 2014-09-08 - 2016-05-18 - H01L21/337
- 半导体装置具备：第一化合物半导体层；第二化合物半导体层，其与第一化合物半导体层相比带隙较大；p型的第三化合物半导体层，其被设置在第二化合物半导体层上的一部分处；p型的第四化合物半导体层，其被设置在第三化合物半导体层上，并且与第三化合物半导体层相比为高电阻；栅电极，其被设置在第四化合物半导体层上。
- 制造半导体器件的方法及半导体器件-201410368009.8
- 新井耕一;笼利康明;久田贤一 - 瑞萨电子株式会社
- 2014-07-30 - 2015-02-11 - H01L21/337
- 提供一种制造半导体器件的方法及半导体器件，该半导体器件是具有优良截止态性能而没有降低生产率的垂直JFET的半导体器件。通过杂质离子注入在源极区下面形成沿着沟道宽度方向的横截面中的栅极区四边形。通过第一蚀刻，去除了栅极区上表面上方的源极区，以在它们之间分开。然后，通过具有在栅极区侧表面处比在栅极区中央处低的蚀刻速率的第二蚀刻，处理栅极区的上表面。获得的栅极区具有平行于衬底表面的下表面和低于源极区和沟道形成区之间的边界的上表面，且上表面在沿着沟道宽度方向的横截面中具有从侧表面向中央的向下倾斜。结果，可以获得具有减少的变化的沟道长度。
- 半导体器件-201280051561.3
- 星真一;水野祥司;加地徹;上杉勉;富田一义;伊藤健治 - 株式会社电装
- 2012-10-17 - 2014-06-25 - H01L21/337
- 一种半导体器件：包括HEMT（10，20，21，30，31，32）和二极管（60，70）。所述HEMT包括：具有GaN层（13）和AlGaN层（14）的衬底（10），所述GaN层生成二维电子气且用作沟道层，所述AlGaN层在所述GaM层上且用作阻挡层；源极电极（30），所述源极电极在所述AlGaN层上且与所述AlGaN层形成欧姆接触；漏极电极（31），所述漏极电极在所述AlGaN层上远离所述源极电极，且与所述AlGaN层形成欧姆接触；在所述源极电极和漏极电极之间的所述AlGaN层上的层间绝缘膜（20，21）；以及所述层间绝缘膜上的栅极电极（32）。所述衬底包括在所述GaN层中生成所述二维电子气的活性层区域（40）。所述二极管包括电连接至所述栅极电极的阳极和电连接至所述漏极电极的阴极。
- 一种结型场效应晶体管及其制备方法-201210445716.3
- 刘金华 - 中芯国际集成电路制造（上海）有限公司
- 2012-11-08 - 2014-05-21 - H01L21/337
- 本发明涉及一种结型场效应晶体管及其制备方法，所述方法包括：提供半导体衬底；在所述衬底上形成介质层和硬掩膜层；图案化所述介质层和所述硬掩膜层；在所述衬底上外延生长第一半导体材料层并进行源漏注入，以形成源漏区；氧化所述半导体材料层的表面，以形成氧化物；去除剩余的所述硬掩膜层，以露出所述介质层；在所述介质层上外延生长第二半导体材料层并平坦化；回蚀刻所述第二半导体材料层，以形成凹槽，然后进行沟道注入，以形成沟道；在所述凹槽中外延生长第三半导体材料层并平坦化，以形成栅极；对所述栅极进行离子注入，以形成不含底栅的结型场效应晶体管。本发明所述制备方法更加简单、容易控制，可以进一步提高器件的良率。
- 一种碳化硅沟槽型JFET的制作方法-201310187771.1
- 倪炜江 - 泰科天润半导体科技（北京）有限公司
- 2013-05-20 - 2013-10-16 - H01L21/337
- 本发明公开了一种碳化硅沟槽型JFET的制作方法，该方法包括如下步骤：在SiC第一导电类型的衬底上依次外延生长第一导电类型的漂移层、沟道层和帽子层；在帽子层上淀积第一掩膜层并形成掩膜图形；以第一掩膜层作为掩膜，刻蚀帽子层和沟道层至漂移层形成沟槽；各向同性地淀积第二掩膜层；各向异性法地刻蚀去除沟槽底部和第一掩膜层上的第二掩膜层；对暴露的漂移层进行离子注入，在漂移层中形成第二导电类型的离子注入区以与漂移层形成pn二极管；去除剩余的掩膜层并淀积隔离层；用光刻的方法至少部分地去除帽子层和沟槽底部的隔离层；在衬底上，暴露的帽子层和暴露的离子注入区中形成欧姆接触。所述方法能够防止沟道因离子注入产生损伤和缺陷。
- 具有后表面隔离的半导体装置-201180060404.4
- 亚历山大·利道;曹建军;罗伯特·比奇;J·斯特赖敦;阿兰娜·纳卡塔;赵广元 - 宜普电源转换公司
- 2011-12-14 - 2013-09-25 - H01L21/337
- 用于独立地连接半导体装置的一部分中的周围材料与其各自的装置的电接触的电路、结构及技术。为达到这个目的，提供了一或多个导电阱的组合，所述一或多个导电阱在至少一个偏置极性电气隔离。
- 一种结型场效应晶体管的制造方法-201310179905.5
- 李泽宏;宋文龙;邹有彪;宋洵奕;吴明进;张金平;任敏 - 电子科技大学
- 2013-05-15 - 2013-09-04 - H01L21/337
- 一种结型场效应晶体管的制作方法，属于半导体器件领域。传统结型场效应晶体管的制作工艺中，栅源隔离氧化层由于作为扩散工艺的掩蔽层，制作过程中会在隔离氧化层里面引入许多杂质以及缺陷，会降低结型场效应晶体管的抗总剂量辐照效应能力。本发明提供的结型场效应晶体管的制造方法，在接触孔刻蚀之前，采用氢氟酸完全刻蚀掉原有的氧化层，然后重新生长氧化层，这样可以保证重新生成的更加致密、缺陷更少的高质量氧化层，从而提高所制造的结型场效应晶体管的抗总剂量辐照效应能力。此外，本发明无需增加掩膜版，而且只需要在刻蚀接触孔前用氢氟酸刻蚀正面全部氧化层、生长高质量新氧化层，简单易行，尽量降低了新增工艺步骤带来的附加成本。
- 结型场效应管及其形成方法-201110453500.7
- 三重野文健 - 中芯国际集成电路制造（上海）有限公司
- 2011-12-29 - 2013-07-03 - H01L21/337
- 一种结型场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底内具有阱区；形成位于所述阱区表面的第一绝缘层，所述第一绝缘层具有贯穿其厚度的应力衬垫层图形；以所述第一绝缘层为掩膜，沿所述应力衬垫层图形刻蚀所述阱区和部分厚度的半导体衬底，形成第一开口；向所述第一开口内填充满应力衬垫层；形成第二绝缘层，所述第二绝缘层覆盖所述应力衬垫层、第一绝缘层和部分阱区，且所述第二绝缘层内定义出第一子栅图形；沿所述第一子栅图形，向所述阱区和半导体衬底内注入离子，于半导体衬底和阱区交界处形成第一子栅。本发明实施例形成的结型场效应管的载流子迁移率高，性能好。
- 一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法-201110459296.X
- 三重野文健 - 中芯国际集成电路制造（北京）有限公司
- 2011-12-31 - 2013-07-03 - H01L21/337
- 本发明涉及一种互补结型场效应晶体管c-JFET器件及其后栅极的制造方法。应用后栅极的方法形成c-JFET。
- 结型场效应晶体管及其制造方法-201110459177.4
- 三重野文健 - 中芯国际集成电路制造（北京）有限公司
- 2011-12-31 - 2013-07-03 - H01L21/337
- 本发明涉及一种结型场效应晶体管(JFET)及其制造方法。根据本发明的制造结型场效应晶体管的方法包括：在第一导电类型的半导体衬底上形成伪栅；在所述半导体衬底的在所述伪栅的两侧的区域中形成源极区和漏极区；在所述半导体衬底上形成绝缘体层，所述绝缘体层不覆盖所述伪栅；去除所述伪栅，从而在所述绝缘体层中留下开口；以及在所述开口中自下而上依次形成第二导电类型的第一半导体层、第一导电类型的第二半导体层和金属栅极。通过使用根据本发明的制造方法，能够实现c-JFET与CMOS的后栅极工艺的完美的匹配。
- 高压结型场效应管的结构及制造方法-201110344301.2
- 宁开明;董科 - 上海华虹NEC电子有限公司
- 2011-11-04 - 2013-05-08 - H01L21/337
- 本发明公开了一种高压结型场效应管的结构及制造方法，具第一导电类型的硅衬底上形成具有第二导电类型的阱区，阱区内具有漂移区和体区，漂移区耐高压，体区是结型场效应管的沟道区；漂移区内形成具第一导电类型的反型层，反型层一端上有隔离结构，沟道区外侧形成具第一导电类型的栅极区，漂移区形成漏极引出端，沟道区形成源极引出端，栅极区形成栅极引出端，衬底区形成衬底引出端，漏极引出端和源极引出端为第二导电类型，栅极引出端和衬底引出端为第一导电类型；沟道区先采用光刻形成至少两条支路沟道，再通过离子注入及推进连接多条支路形成一个沟道。本发明使沟道的有效杂质浓度降低，沟道更易耗尽，夹断电压降低，可得到不同夹断电压的器件。
- 碳化硅半导体器件及其制造方法-201180011867.1
- 伊藤里美;原田真;玄番润;藤川一洋 - 住友电气工业株式会社
- 2011-10-19 - 2012-11-14 - H01L21/337
- 缓冲层（31）设置在衬底（30）上，由包含杂质的碳化硅制成，并且具有大于1μm且小于7μm的厚度。漂移层（32）设置在缓冲层（31）上，并且由具有比缓冲层（31）的杂质浓度小的杂质浓度的碳化硅制成。以此方式，能够提供一种包括具有所期望的杂质浓度和高结晶性的漂移层（32）的碳化硅半导体器件。
- 碳化硅半导体器件-201180010116.8
- 藤川一洋 - 住友电气工业株式会社
- 2011-07-14 - 2012-11-07 - H01L21/337
- 提供了一种碳化硅半导体器件，其具有比常规碳化硅半导体器件更低的导通电阻和更高的击穿电压。根据本发明的JFET（10）包括：n型衬底（11）、p型层（2，12）、n型层（13）、源极区（15）、漏极区（17）和栅极区（16）。n型衬底（11）由碳化硅（SiC）制成，并且具有相对于{0001}面具有不小于32°的偏离角的主表面。p型层（2，12）形成在n型衬底（11）的主表面（11A）上，并且具有p型导电性。n型层（13）形成在p型层（2，12）上，并且具有n型导电性。源极区（15）和漏极区（17）形成在n型层（13）中，其间插入有间隔，并且具有n型导电性。栅极区（16）形成在源极区（15）和漏极区（17）之间的区域上的n型层（13）中，并且具有p型导电性。
- 场效应晶体管-201080033086.8
- 藤川一洋 - 住友电气工业株式会社
- 2010-10-20 - 2012-05-23 - H01L21/337
- 本发明提供了一种提高了开关速度并且减少工作失效的横向场效应晶体管。具体地，栅布线(43)包括基底部(44)、从基底(44)部突出的多个指状部(45)和分别连接相邻的指状部(45)的前端部(46)的连接部(47)。栅布线(43)的指状部(45)分别布置在源布线(23)的指状部(25)和漏布线(33)的指状部(35)之间。栅布线(43)的基底部(44)布置在源布线(23)的基底部(24)和漏布线(33)的指状部(35)之间并且与源布线(23)的指状部(25)交错，并且绝缘膜插入其间。
- 半导体器件-201080020501.6
- 藤川一洋;原田真;西口太郎;佐佐木信;并川靖生;藤原伸介 - 住友电气工业株式会社
- 2010-04-27 - 2012-04-18 - H01L21/337
- 一种JFET(100)，该JFET是用于使能制造成本降低的半导体器件，该JFET包括：碳化硅衬底(1)；有源层(8)，其由单晶碳化硅制成并且设置在所述碳化硅衬底(1)的一个主表面上；源电极(92)，其设置在所述有源层(8)上；以及漏电极(93)，其形成在所述有源层(8)上并且与所述源电极(92)分隔开。所述碳化硅衬底(1)包括：基底层(10)，其由单晶碳化硅制成，以及SiC层(20)，其由单晶碳化硅制成并且设置在所述基底层(10)上。所述SiC层(20)具有的缺陷密度小于所述基底层(10)的缺陷密度。
- 具有改进栅极特性的增强型氮化镓晶体管-201080015436.8
- 亚力山大·利道;罗伯特·比奇;阿兰娜·纳卡塔;曹建军;赵广元 - 宜普电源转换公司
- 2010-04-07 - 2012-03-21 - H01L21/337
- 一种增强型GaN晶体管，具有避免电介质失效的厚度的栅极pGaN结构。在一个实施例中，该厚度在400埃到900埃的范围内。在一个优选实施例中，该厚度为600埃。
- 横向结型场效应晶体管-201080014956.7
- 藤川一洋;原田真;并川靖生 - 住友电气工业株式会社
- 2010-03-26 - 2012-03-14 - H01L21/337
- 本发明可以提供一种能够防止漏电流的发生并实现足够的耐压的横向结型场效应晶体管。在根据本发明的横向JFET(10)中，缓冲层(11)位于SiC衬底(1)的主表面上并且包含p型杂质。沟道层(12)位于缓冲层(11)上并且包含浓度比缓冲层(11)中的p型杂质的浓度更高的n型杂质。n型的源极区(15)和漏极区(16)被形成为在沟道层(12)的表面层中彼此间隔开，并且p型的栅极区(17)位于沟道层(12)的表面层中且在源极区(15)与漏极区(16)之间。阻挡区(13)位于沟道层(12)与缓冲层(11)之间的边界区中且在位于栅极区(17)下方的区域中，并且包含浓度比缓冲层(11)中的p型杂质的浓度更高的p型杂质。
- 半导体装置及其制造方法-200980156596.1
- 引田正洋;田中健一郎;上田哲三 - 松下电器产业株式会社
- 2009-12-15 - 2012-01-11 - H01L21/337
- 本发明提供一种半导体装置及其制造方法，在半导体装置的制造方法中，首先在基板(101)上依次外延生长第1氮化物半导体层(103)、第2氮化物半导体层(104)和p型第3半导体层(105)。然后，选择性地除去第3半导体层(105)。接着，在第2氮化物半导体层(104)上外延生长第4氮化物半导体层(106)。然后，在第3半导体层(105)上形成栅电极。
- 形成铝掺杂碳氮化物栅电极的方法-200980133509.0
- 长谷川利夫;格利特·J·莱乌辛克 - 东京毅力科创株式会社
- 2009-08-22 - 2011-07-20 - H01L21/337
- 本申请描述了一种用于形成用于半导体器件的铝掺杂金属(钽或者钛)氮化碳栅电极的方法。该方法包括提供其上包含电介质层的衬底，并且在没有等离子体的情况下在电介质层上形成栅电极。通过沉积金属氮化碳膜并且将铝前驱物的原子层吸附在金属氮化碳膜上来形成栅极。沉积和吸附的步骤可以重复期望的次数，直到铝掺杂金属氮化碳栅电极具有期望的厚度。
- 半导体器件及其制造方法-200980107202.3
- 藤川一洋;玉祖秀人;原田真;并川靖生 - 住友电气工业株式会社
- 2009-12-11 - 2011-01-26 - H01L21/337
- JFET(1)是一种通过使用SiC作为材料允许特性本来可获得的更可靠实现的半导体器件，并且包括由碳化硅制成的具有至少上表面(14A)的晶片(10)，以及在上表面(14A)上形成的栅极接触电极(21)。晶片(10)包括被形成为包括上表面(14A)的用作离子注入区的第一p型区(16)。第一p型区(16)包括设置为包括上表面(14A)的基区(16A)和突出区(16B)。基区(16A)具有在沿着上表面(14A)的方向上比突出区(16B)的宽度(w2)大的宽度(w1)。栅极接触电极(21)被设置成与第一p型区(16)接触，使得从平面图观察时栅极接触电极(21)全部位于第一p型区(16)上。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
