[实用新型]位串行加法器有效
| 申请号： | 201320190802.4 | 申请日： | 2013-04-16 |
| 公开（公告）号： | CN203299808U | 公开（公告）日： | 2013-11-20 |
| 发明（设计）人： | 胡建东;刘勇材;包春;李春林;覃潇伟;马瑞超;赵兴虎;周勇;张勇;王正云 | 申请（专利权）人： | 西华大学 |
| 主分类号： | G06F7/504 | 分类号： | G06F7/504 |
| 代理公司： | 成都金英专利代理事务所(普通合伙) 51218 | 代理人： | 袁英 |
| 地址： | 610039 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种位串行加法器，包括综合计算模块和移位寄存器，综合计算模块的本位进位信号输出端Cout1与移位寄存器的本位进位信号输入端Cin1连接，移位寄存器的前一位进位信号输出端Cout2与综合计算模块的前一位进位信号输入端Cin2连接，综合计算模块的求和结果Result通过数据串行输出端口串行输出，操作数Num（0,1）串行输入到综合计算模块。时钟脉冲信号与移位寄存器的时钟脉冲输入端相连，复位信号分别连接到综合计算模块的复位端RST1和移位寄存器的复位端RST2。本实用新型对数据采用串行输入和串行输出，不仅可以简化电路结构、减少连接器件、降低成本，还可以实现任意位数的加法操作，运用灵活。 | ||
| 搜索关键词： | 串行 加法器 | ||
【主权项】：
位串行加法器，其特征在于：它包括综合计算模块和移位寄存器，综合计算模块的本位进位信号输出端Cout1与移位寄存器的本位进位信号输入端Cin1连接，移位寄存器的前一位进位信号输出端Cout2与综合计算模块的前一位进位信号输入端Cin2连接，综合计算模块的求和结果Result通过数据串行输出端口串行输出，操作数Num（0,1）串行输入到综合计算模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西华大学，未经西华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320190802.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种具有预加热装置的压延主机
- 下一篇：防水帆布
