[发明专利]一种数字阵列模块发射通道相位一致性测试方法及装置

摘要

本发明公开了一种数字阵列模块发射通道相位一致性测试方法及装置，方法包括如下步骤：建立一个基于FPGA的状态控制模块；在时钟信号的上升沿，状态控制模块通过光模块对数字阵列模块的工作状态进行控制，同时使状态控制模块输出一路与数字阵列模块工作状态同步的脉冲信号，以同步信号为纽带，建立起数字阵列模块和脉冲矢量网络分析仪之间的同步关系；在开关网络的切换下，多路发射信号同时输入至脉冲矢量网络分析仪接收机通道中，后经过归一化运算、相差运算得到发射通道相位一致性指标。本发明通过构建同步机制和引入多通道相参测试实现了数字阵列模块发射通道相位一致性测试；同时，优化了发射信号的传输路径，降低通道的插入损耗和改善阻抗匹配。

主权项

一种数字阵列模块发射通道相位一致性测试方法，其特征在于包括如下步骤：a建立一个状态控制模块，状态控制模块包括FPGA、光模块与DAC芯片；FPGA一是通过光模块连接数字阵列模块，而数字阵列模块再通过开关网络连接脉冲矢量网络分析仪，二是通过DAC连接脉冲矢量网络分析仪外部同步脉冲输入端口；b在时钟信号的上升沿，状态控制模块通过光模块对数字阵列模块的工作状态进行控制，同时传输同步信号数据给状态控制模块中的DAC芯片，使状态控制模块输出一路与数字阵列模块工作状态同步的脉冲信号，将状态控制模块输出的脉冲信号作为脉冲矢量网络分析仪的脉冲同步输入信号，在数字阵列模块和脉冲矢量网络网络分析仪之间建立起同步关系；c在开关网络的切换下，多路发射信号同时输入至脉冲矢量网络分析仪接收机通道中；设置脉冲矢量网络分析仪工作在相参接收机模式，选择脉冲触发和外部同步源，根据同步信号和发射信号之间的延时设置延迟时间，完成脉冲矢量网络分析仪的功能和状态设置；在发射通道相位一致性测试过程中，将其中一个接收机通道作为参考通道，其它通道与之进行相减的相位归一化运算，然后除参考通道外的发射通道进行移相，再次与参考通道进行相差运算，所得的相位差值即是发射通道相位一致性指标。