[发明专利]超多输入编码器

摘要

本发明公开了一种超多输入编码器，包括n级编码处理矩阵，第i级编码处理矩阵数量为k_i个，第i级第j个编码处理矩阵命名为Mij，j的取值范围为1至k_i；编码处理矩阵Mij的矩阵行信号线数量为，矩阵列信号线数量为，编码处理矩阵Mij包括个编码输入电路，还包括X个通用编码电路，X为自然数；编码输入信号数量N为2的自然数次幂；编码输入信号与第一级编码处理矩阵相连；第一级编码处理矩阵至第n级编码处理矩阵依次相连，所述超多输入编码器还设置有停止因数s。本发明的超多输入编码器具有如下优点：减少了编码器输出引脚的数量；使得本超多输入编码器的集成度更高；使得本超多输入编码器工程实践可行性强、编码器延时小、可以处理超多编码输入信号和功耗低。

主权项

一种超多输入编码器，其特征在于，包括n级编码处理矩阵，n为自然数；第i级编码处理矩阵数量为k_i个，i的取值范围为1至n，k_i为小于等于2^i‑1的自然数，第i级第j个编码处理矩阵命名为Mij，j的取值范围为1至k_i；编码处理矩阵Mij的矩阵行信号线数量为矩阵列信号线数量为其中m_ij和n_ij均为自然数，编码处理矩阵Mij包括个编码输入电路，个编码输入电路排列成行列,每行编码输入电路同时连接编码处理矩阵的一根矩阵行信号线，每列编码输入电路同时连接编码处理矩阵的一根矩阵列信号线，每根矩阵行信号线分别连接个编码输入电路，每根矩阵列信号线分别连接个编码输入电路；还包括X个通用编码电路，X为自然数；编码输入信号数量N为2的自然数次幂；编码输入信号与第一级编码处理矩阵相连；第一级编码处理矩阵至第n级编码处理矩阵依次相连，所述超多输入编码器还设置有停止因数s，s为大于等于2的自然数；当第i级第j个编码处理Mij的矩阵行信号线数量大于2^s时，Mij的所有矩阵行信号线都与第i+1级编码处理矩阵中的一个编码处理矩阵中的所述编码输入电路一一相连，且与Mij的所有矩阵行信号相连的第i+1级编码处理矩阵的编码输入电路数量为个，否则Mij的矩阵行信号线都与一个通用编码电路相连，且该通用编码电路的编码输入信号数量至少为个；当第i级第j个编码处理Mij的矩阵列信号线数量大于2^s时，Mij的矩阵列信号线都与第i+1级编码处理矩阵中的一个编码处理矩阵中的所述编码输入电路一一相连，且与Mij的所有矩阵行信号相连的第i+1级编码处理矩阵的编码输入电路数量为个，否则Mij的矩阵列信号线都与一个通用编码电路相连，且该通用编码电路的编码输入信号数量至少为个；第n级编码处理矩阵数量为k_n个，k_n为小于等于2^n‑1的自然数，第n级编码处理矩阵中的每一个编码处理矩阵的行信号线数量和列信号线数量均小于2^s，第n级编码处 理矩阵中的每一个编码处理矩阵的行信号线或列信号线分别与一个通用编码电路相连；与第n级第j个编码处理矩阵Mnj的矩阵行信号线相连的通用编码电路的编码输入信号大于等于Mnj的矩阵行信号线数量与第n级第j个编码处理矩阵Mnj的矩阵列信号线相连的通用编码电路的编码输入信号大于等于Mnj的矩阵列信号线数量所述编码输入电路包括一个CMOS反相器和两个OD门；CMOS反相器的输入端与编码输入信号相连，CMOS反相器的输出端同时与两个OD门的信号输入端相连，两个OD门的输出端分别与该编码输入电路所连接的矩阵行信号线和矩阵列信号线上相连。