[发明专利]解码器、接收装置、解码方法和接收方法

摘要

本发明公开了解码器、接收装置、解码方法和接收方法，在使用QC－LDPC等块码的情况下，能够提高接收质量，而且降低传输量，抑制传输效率的劣化的编码器、发送装置以及编码方法。删截模式设定单元（620）对构成QC-LDPC码的校验矩阵H的子块矩阵的列数的每个整数倍或列数的每个约数，搜索删截模式，删截单元（数据削减单元）（630）对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个公约数，切换删截模式。

主权项

解码器，包括：对数似然比计算单元，使用从第一编码序列s删除了比特的第二编码序列，算出第二对数似然比序列，所述第一编码序列s由从第1个至第ｚ×ｎｂ个的ｚ×ｎｂ个比特构成，满足式(1‑1)、式(1‑2)以及式(1‑3)，所述式(1‑1)、式(1‑2)以及式(1‑3)对于第一信息序列u而生成，所述第二编码序列在从所述第一编码序列s中的第ｚ×ｙ＋1的比特至第ｚ×（ｙ＋1）的比特中，是基于第y的删截模式删除了比特的序列，所述第y的删截模式对应于从ｚ×ｙ＋1列至ｚ×（ｙ＋1）列的列数z，具有所述列数z的约数的周期，y为从0至（ｎｂ－1）的整数，GHT=0  （1－1）sT=GuT （1－2）Hs=0   （1－3）其中，H为z行z列的子矩阵配置为mb行nb列而构成的（ｚ×ｍｂ）行（ｚ×ｎｂ）列的低密度奇偶校验码的奇偶校验矩阵，Ｇ为与所述低密度奇偶校验码的奇偶校验矩阵Ｈ存在式（1－1）的关系的生成矩阵，所述第一编码序列s是由z×nb比特构成的编码序列；插入单元，对于所述第二对数似然比序列，基于所述第y的删截模式生成插入了规定的对数似然比的第一对数似然比序列；ＢＰ解码单元，基于所述奇偶校验矩阵解码所述第一对数似然比序列输出所述第一信号比特序列u。