[发明专利]用于设计集成电路的计算机实现的方法和装置有效
| 申请号： | 201310214539.2 | 申请日： | 2013-05-31 |
| 公开（公告）号： | CN103455655B | 公开（公告）日： | 2017-04-12 |
| 发明（设计）人： | C·J·阿尔伯特;R·M·阿弗里尔;李卓;J·L·P·尼夫斯;S·T·奎 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京市中咨律师事务所11247 | 代理人： | 于静,张亚非 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于设计集成电路的计算机实现的方法和装置。所述计算机实现的方法包括接收所述集成电路的分层网络设计，其中所述分层设计包括耦合在一起的多个元件。所述计算机实现的方法包括检测所述多个元件中的一个元件具有失败计时和未完成计时中的至少一个，所述检测基于包括以下项中的至少一个的问题缺失断言、一个或多个缺失锁存器、输入源转换率大于源转换率限制阈值的源驱动器，以及输入宿转换率大于宿转换率限制阈值的宿。所述计算机实现的方法包括使用与所述问题无关的不同元件替换该元件，以及基于所述不同元件而测试所述多个元件中的其它元件。 | ||
| 搜索关键词： | 用于 设计 集成电路 计算机 实现 方法 装置 | ||
【主权项】：
一种用于设计集成电路的计算机实现的方法，所述计算机实现的方法包括：接收所述集成电路的分层网络设计，其中所述分层设计包括耦合在一起的多个元件；检测所述多个元件中的一个元件具有失败计时和未完成计时中的至少一个，所述检测基于包括以下项中的至少一个的问题：缺失断言，一个或多个缺失锁存器，输入源转换率大于源转换率限制阈值的源驱动器，其中所述检测包括：在所述源驱动器的边界处添加测试缓冲器；以及确定所述测试缓冲器处的所述输入源转换率大于所述源转换率限制阈值；以及输入宿转换率大于宿转换率限制阈值的宿；使用与所述问题无关的不同元件替换该元件，其中使用不同元件替换该元件包括：在所述源驱动器的输出端处断言新缓冲器；断言小于所述源驱动器的所述源转换率限制阈值的转换率；以及断言所述新缓冲器处的数据的新到达时间，所述新到达时间近似等于该元件中的驱动器处的到达时间，加上连接所述测试缓冲器和所述驱动器的导线的长度乘以数据沿着所述驱动器和所述测试缓冲器之间的所述导线的传送时间；以及基于所述不同元件而测试所述多个元件中的其它元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310214539.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种背投照明装置
- 下一篇：一种提高免疫力的草莓饼干及其生产方法
