[发明专利]用于将浮点值四舍五入为整数浮点值的装置和方法有效

专利信息
申请号: 201280060336.6 申请日: 2012-11-29
公开(公告)号: CN103988170A 公开(公告)日: 2014-08-13
发明(设计)人: 大卫·雷蒙德·鲁茨;内尔·伯吉斯;萨布琳娜·玛丽·罗梅洛 申请(专利权)人: ARM有限公司
主分类号: G06F7/499 分类号: G06F7/499
代理公司: 北京东方亿思知识产权代理有限责任公司 11258 代理人: 李晓冬
地址: 英国*** 国省代码: 英国;GB
权利要求书: 查看更多 说明书: 查看更多
摘要: 处理电路被提供来执行用于将浮点值四舍五入为整数浮点值的操作FRINT。控制电路控制该处理电路来执行FRINT操作,以响应FRINT指令。该处理电路包括:移位电路,用于通过对基值移位来生成四舍五入值;加和电路,用于将该四舍五入值加至该浮点值的有效位数来生成和值;掩码生成电路,用于生成用来清除该和值的小数值位的掩码;以及掩蔽电路,用于将该掩码应用于该和值来生成整数浮点值。
搜索关键词: 用于 浮点 四舍五入 整数 装置 方法
【主权项】:
一种数据处理装置,包括:处理电路,被配置来执行用于将浮点值四舍五入为整数浮点值的四舍五入为整数浮点操作,所述浮点值具有有效位数和指数;以及控制电路,被配置来控制所述处理电路,以执行所述四舍五入为整数浮点操作来响应对浮点四舍五入为整数浮点指令的执行;所述处理电路包括:移位电路,被配置来通过将基值移位移位量来生成四舍五入值,其中所述移位量依赖于所述浮点值的所述指数;加和电路,被配置来将所述四舍五入值加至所述浮点值的所述有效位数以生成和值;掩码生成电路,被配置来生成用于清除所述和值的具有与所述有效位数的小数值位位置相对应的位位置的位的掩码;以及掩蔽电路,被配置来将所述掩码应用于所述和值来生成所述整数浮点值。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201280060336.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top