[发明专利]一种基于FPGA的双通道无缝数字延迟实现方法

摘要

本发明提供一种基于FPGA的双通道无缝数字延迟实现方法，为了克服现有延迟线延迟时间更改切换占用系统处理时间，降低系统工作效率的不足，充分考虑到FIFO的工作特点，采用两个相同结构的FIFO数据存储区，按不同延迟时间要求来设置并选择不同数据存储区对应的通道来输出数据，当一个通道在进行重新设置时，另一个通道还在不间断输出数据，当通道重新设置并写满时，系统切换两个通道的状态，读取最新设置的数据存储区的数据，使得从该数据存储区对应通道的输入数据与输出数据之间的延时满足当前要求并避免了数据存储区切换导致系统出现等待数据输出的空闲状态，实现不同延迟输出的无缝切换，可以更好地模拟出真实的回波环境。

主权项

一种基于FPGA的双通道无缝数字延迟实现方法，其特征在于，包括以下步骤：初始设置两片FIFO数据存储区的大小；选择两片数据存储区中的一片为输出状态，另一片为仅写入状态；需进行延时的数据不间断依序同时送入两片数据存储区；当数据存储区被写满后，开始读取并输出处于输出状态的数据存储区的数据，另一片处于仅写入状态数据存储区写满后数据溢出；当输出数据相对于输入数据的延迟需要进行调整时，在对输出状态的数据存储区进行读取的同时，对处于仅写入状态的数据存储区进行清空并重新设置该数据存储区的长度；待重新设置数据存储区的长度后，处于仅写入状态的数据存储区开始缓存数据，重新写满后，根据时序切换两片数据存储区的状态。